搜索：数字锁相 - 虫虫下载站

VHDL/FPGA/Verilog 介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法，详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA实现。

https://www.eeworm.com/dl/663/438477.html

下载: 21

查看: 1072

VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

https://www.eeworm.com/dl/663/469231.html

下载: 46

查看: 1099

电子书籍  介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁相环采用了N 先于M 环路滤波器

介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁相环采用了N 先于M 环路滤波器，可以达到滤除噪声干扰的目的。文中讲述了这种全数字锁相环的结构和工作原理，提出了各单元电路的设计和实现方法，并给出了关键部件的VHDI 代码，最后用FPGA 予以实现。 ...

https://www.eeworm.com/dl/cadence/ebook/479533.html

下载: 27

查看: 1107

VHDL/FPGA/Verilog 全数字锁相环（adpll)的部分源程序代码

全数字锁相环（adpll)的部分源程序代码，是其中最重要的部分。

https://www.eeworm.com/dl/663/485423.html

下载: 73

查看: 1094

电子书籍  数字锁相环原理与应用.pdf

锁相技术相关专辑 38册 209M数字锁相环原理与应用.pdf

https://www.eeworm.com/dl/503091.html

下载: 102

查看: 19139

电子书籍  用数字锁相环电路实现高精度宽范围频率控制.pdf

锁相技术相关专辑 38册 209M用数字锁相环电路实现高精度宽范围频率控制.pdf

https://www.eeworm.com/dl/503102.html

下载: 42

查看: 3494

技术资料  基于FPGA的数字锁相环的研究与实现

该文档为基于FPGA的数字锁相环的研究与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

https://www.eeworm.com/dl/833124.html

下载: 4

查看: 3465

技术资料  基于DSP Builder的带宽自适应全数字锁相环的设计与实现

该文档为基于DSP Builder的带宽自适应全数字锁相环的设计与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

https://www.eeworm.com/dl/833324.html

下载: 7

查看: 4768

技术资料  采用用verilog语言编写的全数字锁相环的源代码

采用用verilog语言编写的全数字锁相环的源代码，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈

https://www.eeworm.com/dl/834319.html

下载: 6

查看: 1442

技术资料  全数字锁相环原程序

很好的全数字锁相环源程序，大家有需要的可以看看

https://www.eeworm.com/dl/840195.html

下载: 2

查看: 4759

搜索结果

按分类筛选