搜索结果
找到约 14,279 项符合
数字锁相 的查询结果
按分类筛选
- 全部分类
- 学术论文 (48)
- VHDL/FPGA/Verilog (31)
- 技术资料 (20)
- 教程资料 (11)
- 系统设计方案 (11)
- 电子书籍 (11)
- 技术书籍 (10)
- 其他 (9)
- 模拟电子 (7)
- 其他书籍 (7)
- 单片机编程 (6)
- 通讯/手机编程 (5)
- 软件设计/软件工程 (5)
- matlab例程 (4)
- 电子书籍 (4)
- VIP专区 (4)
- 可编程逻辑 (3)
- 通讯编程文档 (3)
- 文件格式 (3)
- 单片机开发 (3)
- 通信网络 (2)
- 其他嵌入式/单片机内容 (2)
- 邮电通讯系统 (2)
- 文章/文档 (2)
- 源码 (2)
- 电路图 (1)
- 电源技术 (1)
- 无线通信 (1)
- 测试测量 (1)
- 操作系统开发 (1)
- DSP编程 (1)
- 中间件编程 (1)
- RFID编程 (1)
- *行业应用 (1)
VHDL/FPGA/Verilog 实现两路数字信号的鉴相功能
实现两路数字信号的鉴相功能，最后通过静态LED显示出来，该程序通过硬件的测试
数值算法/人工智能 vc++消除趋势相源程序 可用于基于VC++的数字信号处理 在实际信号处理中也有很好的应用。
vc++消除趋势相源程序 可用于基于VC++的数字信号处理 在实际信号处理中也有很好的应用。
单片机开发 简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块
简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块，并调试得到正确仿真结果，然后将各个功能模块组合起来。最后作整体仿真、下载，得到实物。由于采用纯数字硬件设计制作，稳定性、可靠性远 ...
VHDL/FPGA/Verilog 电子锁的vhdl实现 （pld数字系统设计上）
电子锁的vhdl实现
（pld数字系统设计上）
系统设计方案 ：介绍了一种基于数字信号处理器（DSP）的移相调频（Phase-Shifted and Frequency-Varied
：介绍了一种基于数字信号处理器（DSP）的移相调频（Phase-Shifted and Frequency-Varied，PSFV）PWM控制
逆变电源，给出了主电路拓扑结构，分析了其控制原理并设计了其控制程序流程图。新颖的PSFV 控制能够实现输出
电压90％的调整率，输出电流波动小于单纯移相调功PWM方式，并在轻载时保持连续。功率开关器件零电压零电流 ...
其他书籍 各种电子器件管脚图,THD-1型数字电路实验箱简介,门电路及参数测试,半加器、全加器,数据选择器,数码比较器,译码器和数码显示器,锁存器和触发器,中规模计数器,双向移位寄存器,三态门和数据总线,半导体
各种电子器件管脚图,THD-1型数字电路实验箱简介,门电路及参数测试,半加器、全加器,数据选择器,数码比较器,译码器和数码显示器,锁存器和触发器,中规模计数器,双向移位寄存器,三态门和数据总线,半导体存储器,多谐振荡器,单稳态触发器,CMOS门电路及集成施密特触发器,集成数模转换器(DAC),逐次渐进型模数转换器(ADC) ...
VHDL/FPGA/Verilog 用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
Delphi/CppBuilder 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路
数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。 ...
VHDL/FPGA/Verilog 摘 要: 数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括 11 个模块 ,各模块由相应的 VHDL 程序具体实现并分别进行了 MAX + PLUS
摘 要: 数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括 11 个模块 ,各模块由相应的 VHDL 程序具体实现并分别进行了 MAX + PLUS II 时序仿真. 最后 ,在 MAX +
PLUS Ⅱ环境下进行了整体电路的模拟仿真 ,结果表明 ,整个设计满足要求. ...
数学计算 在使用龙格-库塔(RK)方法对连续系统进行数字仿真时,为了保证数值计算的稳定性以及仿真结果具有足够的精度,通常采用变步长策略。为了有效地解决变步长仿真计算过程中,输出节点与计算节点不相吻合的问题,该文
在使用龙格-库塔(RK)方法对连续系统进行数字仿真时,为了保证数值计算的稳定性以及仿真结果具有足够的精度,通常采用变步长策略。为了有效地解决变步长仿真计算过程中,输出节点与计算节点不相吻合的问题,该文在前人工作的基础上,提出了一个具有大稳定域的四阶连续RK公式对。该公式对在不增加微分方程的右端函数值的计算次数的 ...