搜索结果
找到约 14,279 项符合
数字锁相 的查询结果
按分类筛选
- 全部分类
- 学术论文 (48)
- VHDL/FPGA/Verilog (31)
- 技术资料 (20)
- 教程资料 (11)
- 系统设计方案 (11)
- 电子书籍 (11)
- 技术书籍 (10)
- 其他 (9)
- 模拟电子 (7)
- 其他书籍 (7)
- 单片机编程 (6)
- 通讯/手机编程 (5)
- 软件设计/软件工程 (5)
- matlab例程 (4)
- 电子书籍 (4)
- VIP专区 (4)
- 可编程逻辑 (3)
- 通讯编程文档 (3)
- 文件格式 (3)
- 单片机开发 (3)
- 通信网络 (2)
- 其他嵌入式/单片机内容 (2)
- 邮电通讯系统 (2)
- 文章/文档 (2)
- 源码 (2)
- 电路图 (1)
- 电源技术 (1)
- 无线通信 (1)
- 测试测量 (1)
- 操作系统开发 (1)
- DSP编程 (1)
- 中间件编程 (1)
- RFID编程 (1)
- *行业应用 (1)
电源技术 并联谐振感应加热逆变器控制方法的设计
对并联谐振逆变器的工作原理(即换流过程) 进行了分析,详细地分析并联逆变器各种情况下的工作状态;通过分析得出逆变器的最佳工作状态,即容性工作状态。对锁相环的结构做了简要分析,并给出其相位模型;在此基础上以CD4046为例介绍锁相环(PLL) 电路参数的计算方法。设计了一种他激重复扫频转自激的逆变器启动电路,大大提高了逆 ...
单片机编程 时钟芯片介绍
众所周知, 每个数码系统之所以正常准确工作的基础是其心脏 – 时钟序列的无误. 而用来产生时钟信号的资源有许多种: 系统主芯片输出时钟信号, 以MCU微处理器来产生时钟, 以成本较低的晶振来产生时钟信号, 但是还是有很多人不知道或不了解我们还有另外一个选择:用一个集成电路PPL(锁相环)时钟芯片. 即使有人用过类似的时 ...
单片机编程 基于单片机AT89C2051的九路多功能智力竞赛抢答器的设计
摘 要:能够实现抢答器功能的方式有多种,可以采用前期的模拟电路、数字电路或模拟与数字电路相结合的方式。近年来随着科技的飞速发展,单片机的应用正在不断深入,同时带动传统控制检测日新月异更新。介绍一种利用微电脑芯片作为核心部件进行逻辑控制及信号产生的单片机技术和C语言编程设计的9路多功能智力竞赛抢答器。关键词 ...
单片机编程 Stellaris(群星)单片机的时钟选择
Stellaris(群星)单片机的时钟选择本文论述了群星（stellaris）系列微控制器中的时钟，包括锁相环的使用和配置。
单片机编程 支持USB PS2 UART SPI CRC功能的凌阳8位单
1、 支持USB 1.1通讯协议；2、 支持高速（Full Speed、12Mbps ）和低速（Low Speed、1.5Mbps ）传输；3、 6MHz晶体，锁相环PLL振荡器提供高速、低速所需时钟源；4、 支持3个端口（endpoint），可独立编程为IN 或 OUT端口。5、 PS/2：支持PS/2协议（eg.鼠标），与USB复用。 ...
单片机编程 时钟和低功耗模式
时钟和低功耗模式片内集成有PLL(锁相环)电路。外接的基准晶体+PLL(锁相环)电路共同组成系统时钟电路。有关引脚：XTAL1/CLKIN：外接的基准晶体到片内振荡器输入引脚；如使用外部振荡器，外部振荡器的输出必须接该脚。XTAL2：片内PLL振荡器输出引脚；CLKOUT/IOPE0：该脚可作为时钟输出或通用IO脚；可用来输出CPU时钟或看门狗 ...
DSP编程 第12章 锁相环和低功耗模式 (1学时)
TMS320LF240x DSP 课件
通信网络 一种软件无线电与认知引擎的接口实现方法
为了研制一种锁定时间短、相位噪声低、杂散抑制度高的频率合成技术，采用了直接数字式频率合成器（DDS）驱动锁相环（PLL）的结构。该频率合成器综合了DDS频率转换速度快、频率分辨率高和PLL输出频带宽、输出杂散低的优点。基于该结构研制实现了输出频率范围为700～800 MHz的宽带频率合成器，实验结果表明该频率合成器扫描模 ...
通信网络 单工无线呼叫系统资料
发射部分采用锁相环式频率合成器技术， MC145152和MC12022芯片组成锁相环。接收部分以超大规模AM/FM立体声收音集成芯片CXA1238S为主体
无线通信 基于SC1128的无线扩频通信系统
介绍一种基于SC1128的无线扩频通信系统。以AT89S52为核心，扩频芯片SC1128、射频收发芯片RF2945以及锁相环集成芯片LMX2315构成射频收发电路，给出了扩频无线收发系统的设计方案，实现了多信道切换。