搜索结果
找到约 14,279 项符合
数字锁相 的查询结果
按分类筛选
- 全部分类
- 学术论文 (48)
- VHDL/FPGA/Verilog (31)
- 技术资料 (20)
- 教程资料 (11)
- 系统设计方案 (11)
- 电子书籍 (11)
- 技术书籍 (10)
- 其他 (9)
- 模拟电子 (7)
- 其他书籍 (7)
- 单片机编程 (6)
- 通讯/手机编程 (5)
- 软件设计/软件工程 (5)
- matlab例程 (4)
- 电子书籍 (4)
- VIP专区 (4)
- 可编程逻辑 (3)
- 通讯编程文档 (3)
- 文件格式 (3)
- 单片机开发 (3)
- 通信网络 (2)
- 其他嵌入式/单片机内容 (2)
- 邮电通讯系统 (2)
- 文章/文档 (2)
- 源码 (2)
- 电路图 (1)
- 电源技术 (1)
- 无线通信 (1)
- 测试测量 (1)
- 操作系统开发 (1)
- DSP编程 (1)
- 中间件编程 (1)
- RFID编程 (1)
- *行业应用 (1)
单片机编程 PIC 单片机之发生器
PIC 单片机之发生器
摘要：在UPS 不间断电源系统的设计中，与外部交流电压锁相的50Hz 正弦信号发生器是十分关键的一部分，本文介绍了一种利用数字信号处理技术通过PIC 单片机实现此电路的方法。
教程资料 Xilinx FPGA全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...
可编程逻辑 Xilinx FPGA全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...
工控技术 基于CD4046的新型频率跟踪移相PWM控制电路研究_王跃球
锁相环设计相关资料
其他嵌入式/单片机内容 低频数字式相位测量仪； 此系统由相位测量仪、数字式移相信号发生器和移相网络三部分组成。为使系统更加稳定
低频数字式相位测量仪；
此系统由相位测量仪、数字式移相信号发生器和移相网络三部分组成。为使系统更加稳定，使系统整体精度得以保障，本电路两块T89C52为核心控制器件分别控制相位测量、数字式移相信号发生,在数字式移相信号发生部分采用了锁相技术、CPLD等技术, 使输出波形精度大大提高，并可对频率自动校验，提高频率稳 ...
通讯编程文档 FPGA中实现基于查找表方式（LUT）的DDS实现
FPGA中实现基于查找表方式（LUT）的DDS实现，可用在数字下变频和COSTAS锁相环中，Verilog编写，本人已经调通
单片机开发 电压控制LC振荡器
电压控制LC振荡器，采用凌阳十六位单片机SPCE061A完成电压控制LC振荡器的控制。采用锁相环式频率合成器技术，由SPCE061A实现对PLL数字频率合成器的控制。此程序基于凌阳十六位单片机SPCE061A的u nSP IDE开发环境。
通讯/手机编程 尽管频率合成技术已经经历了大半个世纪的发展史
尽管频率合成技术已经经历了大半个世纪的发展史，但直到今天，人们对
它的研究仍然在继续。现在，我们可以开发出输出频率高达IG的DDS系统，
武汉理工大学硕士学位论文
已能满足绝大多数频率源的要求，集成DDS产品的信噪比也可达到75dB以上，
已达到锁相频率合成的一般水平。电子技术的发展己进入数字时代，模拟信号
数字化 ...
通讯编程文档 主要探讨基于FSK制式的主叫号码来电显示的几种解码方式
主要探讨基于FSK制式的主叫号码来电显示的几种解码方式，详细介绍专用电路解调、锁相环解调和数字信号处理器(DSP)软件解调的识别方式，给出相应理论依据和实验数据，最后分析各种解码方式的优缺点。
其他书籍 H9200是一款商品防盗EAS主板,用于商场、服装
H9200是一款商品防盗EAS主板,用于商场、服装，超市等场所的防盗产品，本产品采进了先进的数字检波技术，自动增益控制技术（AGC技术），锁相环（PLL）等技术，与以同类产EAS产品相比，有性价比高，误报率低，检测率高，反应速度快，结构更加合理，性能更加稳定等优点! ...