搜索结果
找到约 15,199 项符合
数字锁相环 的查询结果
按分类筛选
- 全部分类
- 学术论文 (39)
- VHDL/FPGA/Verilog (28)
- 技术资料 (16)
- 系统设计方案 (10)
- 其他 (9)
- 教程资料 (8)
- 电子书籍 (8)
- 技术书籍 (7)
- 其他书籍 (7)
- 模拟电子 (5)
- 软件设计/软件工程 (5)
- 通讯/手机编程 (4)
- matlab例程 (4)
- 电子书籍 (4)
- 单片机编程 (3)
- 通讯编程文档 (3)
- 文件格式 (3)
- VIP专区 (3)
- 通信网络 (2)
- 可编程逻辑 (2)
- 其他嵌入式/单片机内容 (2)
- 邮电通讯系统 (2)
- 文章/文档 (2)
- 单片机开发 (2)
- 源码 (2)
- 电路图 (1)
- 电源技术 (1)
- 无线通信 (1)
- 测试测量 (1)
- 操作系统开发 (1)
- DSP编程 (1)
- 中间件编程 (1)
- RFID编程 (1)
- *行业应用 (1)
通讯/手机编程 关于数字锁相环方面的代码,觉得还可以
关于数字锁相环方面的代码,觉得还可以，或许对大家有用
文件格式 智能 全数字锁相环的设计
智能 全数字锁相环的设计
matlab例程 基于锁相环Top-down的建模方法在MATLAB环境下建立数字锁相环完整的仿真模型
基于锁相环Top-down的建模方法在MATLAB环境下建立数字锁相环完整的仿真模型，并用SIMULINK对数字锁相环的仿真模型进行仿真。
VHDL/FPGA/Verilog 数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比
数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比，DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定
PLL是数字锁相环设计源程序,
其中, Fi是输入频率(接收数据),
Fo(Q5)是本地输出频率.
目的是从输入数据中提取时钟信号(Q5),
其频率与数据速率一致,
时钟上升沿锁定在数据的上升和下降沿上；
顶层文件是PLL.GDF
电子书籍 介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁 相环采用了N 先于M 环路滤波器
介绍了一种采用N 先于M 环路滤波器的全数字锁相环的设计实现。这种全数字锁
相环采用了N 先于M 环路滤波器，可以达到滤除噪声干扰的目的。文中讲述了这种全数字锁相环的结构和工作原理，提出了各单元电路的设计和实现方法，并给出了关键部件的VHDI 代码，最后用FPGA 予以实现。 ...
VHDL/FPGA/Verilog 全数字锁相环（adpll)的部分源程序代码
全数字锁相环（adpll)的部分源程序代码，是其中最重要的部分。
电子书籍 数字锁相环原理与应用.pdf
锁相技术相关专辑 38册 209M数字锁相环原理与应用.pdf
电子书籍 用数字锁相环电路实现高精度宽范围频率控制.pdf
锁相技术相关专辑 38册 209M用数字锁相环电路实现高精度宽范围频率控制.pdf