搜索：数字锁相环 - 虫虫下载站

其他  约瑟夫环 1. 本演示程序利用一循环链表,每个结点为一人,类似将人按顺时针方向围坐一圈,每个结点包括,号码,密码.号码是作为排的顺序.密码用来作为下一次报数的数字.当走到结尾时,再下个结点便循环回去

约瑟夫环 1. 本演示程序利用一循环链表,每个结点为一人,类似将人按顺时针方向围坐一圈,每个结点包括,号码,密码.号码是作为排的顺序.密码用来作为下一次报数的数字.当走到结尾时,再下个结点便循环回去,依此类推. 2. 演示程序以用户与计算机的对话方式执行，用户输入相应的数据，输出结果显示在其后。,即总结点数,和密码. 3. ...

https://www.eeworm.com/dl/534/221534.html

下载: 101

查看: 1060

VHDL/FPGA/Verilog 实现两路数字信号的鉴相功能

实现两路数字信号的鉴相功能，最后通过静态LED显示出来，该程序通过硬件的测试

https://www.eeworm.com/dl/663/228578.html

下载: 53

查看: 1047

软件设计/软件工程  电路中电阻色环颜色所代表的数字或意义和程序

电路中电阻色环颜色所代表的数字或意义和程序

https://www.eeworm.com/dl/684/238094.html

下载: 79

查看: 1092

系统设计方案  看重讨论了数字接收机中载波同步环的一种设计方法,详细分析了从模拟域到数字域的转化过程

看重讨论了数字接收机中载波同步环的一种设计方法,详细分析了从模拟域到数字域的转化过程，并以16QAM数字接收机载波同步环为例给出了相应的结论

https://www.eeworm.com/dl/678/263705.html

下载: 127

查看: 1062

数值算法/人工智能  vc++消除趋势相源程序可用于基于VC++的数字信号处理在实际信号处理中也有很好的应用。

vc++消除趋势相源程序可用于基于VC++的数字信号处理在实际信号处理中也有很好的应用。

https://www.eeworm.com/dl/518/272141.html

下载: 195

查看: 1065

单片机开发  简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块

简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块，并调试得到正确仿真结果，然后将各个功能模块组合起来。最后作整体仿真、下载，得到实物。由于采用纯数字硬件设计制作，稳定性、可靠性远 ...

https://www.eeworm.com/dl/648/273696.html

下载: 191

查看: 1080

VHDL/FPGA/Verilog 电子锁的vhdl实现（pld数字系统设计上）

电子锁的vhdl实现（pld数字系统设计上）

https://www.eeworm.com/dl/663/273795.html

下载: 80

查看: 1039

系统设计方案  ：介绍了一种基于数字信号处理器（DSP）的移相调频（Phase-Shifted and Frequency-Varied

：介绍了一种基于数字信号处理器（DSP）的移相调频（Phase-Shifted and Frequency-Varied，PSFV）PWM控制逆变电源，给出了主电路拓扑结构，分析了其控制原理并设计了其控制程序流程图。新颖的PSFV 控制能够实现输出电压90％的调整率，输出电流波动小于单纯移相调功PWM方式，并在轻载时保持连续。功率开关器件零电压零电流 ...

https://www.eeworm.com/dl/678/291977.html

下载: 132

查看: 1062

其他书籍  各种电子器件管脚图,THD-1型数字电路实验箱简介,门电路及参数测试,半加器、全加器,数据选择器,数码比较器,译码器和数码显示器,锁存器和触发器,中规模计数器,双向移位寄存器,三态门和数据总线,半导体

各种电子器件管脚图,THD-1型数字电路实验箱简介,门电路及参数测试,半加器、全加器,数据选择器,数码比较器,译码器和数码显示器,锁存器和触发器,中规模计数器,双向移位寄存器,三态门和数据总线,半导体存储器,多谐振荡器,单稳态触发器,CMOS门电路及集成施密特触发器,集成数模转换器(DAC),逐次渐进型模数转换器(ADC) ...

https://www.eeworm.com/dl/542/292428.html

下载: 175

查看: 1703

VHDL/FPGA/Verilog 用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.

用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.

https://www.eeworm.com/dl/663/304246.html

下载: 52

查看: 1400

搜索结果

按分类筛选