搜索结果

找到约 15,199 项符合 数字锁相环 的查询结果

电源技术 DN505 - 双通道控制器可为1.5V电压轨提供2us阶跃响应和92%效率

LTC®3838 是一款双输出、两相降压型控制器,其采用一种受控恒定导通时间、谷值电流模式架构,可提供快速负载阶跃响应、高开关频率和低占空比能力。开关频率范围为 200kHz 至 2MHz,其锁相环可在稳态操作期间保持固定频率,并可同步至一个外部时钟 ...
https://www.eeworm.com/dl/505/22734.html
下载: 184
查看: 1048

电源技术 与电网电压同步的正弦波发生电路设计

目前的有源电力滤波器通常是采用基于瞬时无功功率理论的谐波电流检测方法。其中的ip-iq算法需要用到与电网电压同步的正余弦信号,即与电网电压同频同相的标准正余弦信号。该信号的获取可以采用锁相环加正余弦函数发生器的方法,也可采用软件查表的方法。本设计采用全硬件电路完成,即通过锁相环加正弦函数发生器的方法,可 ...
https://www.eeworm.com/dl/505/24608.html
下载: 120
查看: 1041

电源技术 基于输出电流控制的光伏并网逆变电源

光伏逆变电源并网运行时本质上为电流源。其输出电流滤波不但会对电网产生严重的谐波污染,同时其输出电流锁相不精确会降低系统的转化效率。针对以上问题,采用电流瞬时值和电流有效值双闭环控制策略实现对输出电流波形的控制;研制一种具有尖峰抑制作用的LCL 滤波器,通过对其数学模型的幅频分析说明了其良好的滤波特性;设 ...
https://www.eeworm.com/dl/505/24645.html
下载: 84
查看: 1040

电源技术 并联谐振感应加热逆变器控制方法的设计

对并联谐振逆变器的工作原理(即换流过程) 进行了分析,详细地分析并联逆变器各种情况下的工作状态;通过分析得出逆变器的最佳工作状态,即容性工作状态。对锁相环的结构做了简要分析,并给出其相位模型;在此基础上以CD4046为例介绍锁相环(PLL) 电路参数的计算方法。设计了一种他激重复扫频转自激的逆变器启动电路,大大提高了逆 ...
https://www.eeworm.com/dl/505/24750.html
下载: 98
查看: 1109

单片机编程 时钟芯片介绍

众所周知, 每个数码系统之所以正常准确工作的基础是其心脏 – 时钟序列的无误. 而用来产生时钟信号的资源有许多种: 系统主芯片输出时钟信号, 以MCU微处理器来产生时钟, 以成本较低的晶振来产生时钟信号, 但是还是有很多人不知道或不了解我们还有另外一个选择:用一个集成电路PPL(锁相环)时钟芯片. 即使有人用过类似的时 ...
https://www.eeworm.com/dl/502/25698.html
下载: 131
查看: 1038

单片机编程 Stellaris(群星)单片机的时钟选择

Stellaris(群星)单片机的时钟选择本文论述了群星(stellaris)系列微控制器中的时钟,包括锁相环的使用和配置。
https://www.eeworm.com/dl/502/30453.html
下载: 94
查看: 1050

单片机编程 支持USB PS2 UART SPI CRC功能的凌阳8位单

1、 支持USB 1.1通讯协议;2、 支持高速(Full Speed、12Mbps )和低速(Low Speed、1.5Mbps )传输;3、 6MHz晶体,锁相环PLL振荡器提供高速、低速所需时钟源;4、 支持3个端口(endpoint),可独立编程为IN 或 OUT端口。5、 PS/2:支持PS/2协议(eg.鼠标),与USB复用。 ...
https://www.eeworm.com/dl/502/30953.html
下载: 152
查看: 1029

单片机编程 时钟和低功耗模式

时钟和低功耗模式片内集成有PLL(锁相环)电路。外接的基准晶体+PLL(锁相环)电路共同组成系统时钟电路。有关引脚:XTAL1/CLKIN:外接的基准晶体到片内振荡器输入引脚;如使用外部振荡器,外部振荡器的输出必须接该脚。XTAL2:片内PLL振荡器输出引脚;CLKOUT/IOPE0:该脚可作为时钟输出或通用IO脚;可用来输出CPU时钟或看门狗 ...
https://www.eeworm.com/dl/502/31195.html
下载: 39
查看: 1038

DSP编程 第12章 锁相环和低功耗模式 (1学时)

TMS320LF240x DSP 课件
https://www.eeworm.com/dl/516/31777.html
下载: 57
查看: 1015

通信网络 一种软件无线电与认知引擎的接口实现方法

为了研制一种锁定时间短、相位噪声低、杂散抑制度高的频率合成技术,采用了直接数字式频率合成器(DDS)驱动锁相环(PLL)的结构。该频率合成器综合了DDS频率转换速度快、频率分辨率高和PLL输出频带宽、输出杂散低的优点。基于该结构研制实现了输出频率范围为700~800 MHz的宽带频率合成器,实验结果表明该频率合成器扫描模 ...
https://www.eeworm.com/dl/564/32823.html
下载: 115
查看: 1043