搜索结果
找到约 15,199 项符合
数字锁相环 的查询结果
按分类筛选
- 全部分类
- 学术论文 (39)
- VHDL/FPGA/Verilog (28)
- 技术资料 (16)
- 系统设计方案 (10)
- 其他 (9)
- 教程资料 (8)
- 电子书籍 (8)
- 技术书籍 (7)
- 其他书籍 (7)
- 模拟电子 (5)
- 软件设计/软件工程 (5)
- 通讯/手机编程 (4)
- matlab例程 (4)
- 电子书籍 (4)
- 单片机编程 (3)
- 通讯编程文档 (3)
- 文件格式 (3)
- VIP专区 (3)
- 通信网络 (2)
- 可编程逻辑 (2)
- 其他嵌入式/单片机内容 (2)
- 邮电通讯系统 (2)
- 文章/文档 (2)
- 单片机开发 (2)
- 源码 (2)
- 电路图 (1)
- 电源技术 (1)
- 无线通信 (1)
- 测试测量 (1)
- 操作系统开发 (1)
- DSP编程 (1)
- 中间件编程 (1)
- RFID编程 (1)
- *行业应用 (1)
电源技术 基于FBD法的四相输电系统电流检测方法
为了检测四相输电系统中的谐波藕光功电流，在迸一步完善FBD法定义的基础上，提出了一种基于FBD法的四相输电系统电流检测方法。该方法利用锁相环产生参考电压，
电源技术 基于NB7232的触摸开关电路设计
   触摸开关电路也叫触摸式调光、开关控制电路，主要用于生活中白炽灯光的控制。它与一个主要由双向可控硅组成的外围电路一起对光源进行调光、开关的触摸式控制，并具有记忆功能。摆脱了传统的机械拨动开关、电位器调光的形式，是一种新颖的升级换代产品。电路由输入缓冲器、锁相环、控制逻辑、亮度记忆、相 ...
单片机编程 由AD9851和LMX2306构成的锁相电路
由AD9851和LMX2306构成的锁相电路
教程资料 Xilinx FPGA全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...
可编程逻辑 Xilinx FPGA全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...
工控技术 基于CD4046的新型频率跟踪移相PWM控制电路研究_王跃球
锁相环设计相关资料
VHDL/FPGA/Verilog FPGA数字移相器,编程环境为QUIRTE2,编程语言采用硬件描述语言vhdl
FPGA数字移相器,编程环境为QUIRTE2,编程语言采用硬件描述语言vhdl
单片机开发 此程序是关于锁相芯片BU2614,直接解压后即可使用其中的源码。开发环境是KEILC51
此程序是关于锁相芯片BU2614,直接解压后即可使用其中的源码。开发环境是KEILC51，单片机编程，希望对大家有所帮助!
通讯编程文档 锁相回路可视为一个输出相位和输入相位的回授系统用以同步输入参考讯号和回授后输出信号。并让其操作同样的频率。如(图一)所示
锁相回路可视为一个输出相位和输入相位的回授系统用以同步输入参考讯号和回授后输出信号。并让其操作同样的频率。如(图一)所示，简单锁相回路[3,4]是由三个电路构成，分别为相位侦测器（Phase Detector）、回路滤波器（Loop Filter）、压控荡器（VCO） ...
VHDL/FPGA/Verilog 数字移相信号发生器设计
数字移相信号发生器设计，采用quartus2平台