搜索：数字钟 - 虫虫下载站

VHDL/FPGA/Verilog verilog语言实现的数字钟

verilog语言实现的数字钟，各种定时闹钟功能类似真实的表~利用EDA实验平台实现~~

https://www.eeworm.com/dl/663/420302.html

下载: 197

查看: 1051

其他书籍  Multisim 10实现的简易数字钟

Multisim 10实现的简易数字钟，有时钟分钟。带有信号分析仪的验证波形

https://www.eeworm.com/dl/542/420589.html

下载: 90

查看: 1061

单片机开发  这是一个使用52单片机实现的数字钟系统其包括了许多的功能

这是一个使用52单片机实现的数字钟系统其包括了许多的功能

https://www.eeworm.com/dl/648/426468.html

下载: 119

查看: 1030

VHDL/FPGA/Verilog 大学VHDL实验数字钟源码

大学VHDL实验数字钟源码，有的专业数字电路实验设计也有要求做的。

https://www.eeworm.com/dl/663/426975.html

下载: 104

查看: 1026

单片机开发  改程序是用ds18b20,lcd-1602,89c51做的一个代有闹钟的数字钟

改程序是用ds18b20,lcd-1602,89c51做的一个代有闹钟的数字钟，并有书签和音乐，非常漂亮！

https://www.eeworm.com/dl/648/427955.html

下载: 182

查看: 1067

汇编语言  用汇编语言编写的数字钟程序。单片机89c51.

用汇编语言编写的数字钟程序。单片机89c51.

https://www.eeworm.com/dl/644/428694.html

下载: 161

查看: 1034

VHDL/FPGA/Verilog 该文件是用VHDL变成实现的数字钟程序

该文件是用VHDL变成实现的数字钟程序，请指教！

https://www.eeworm.com/dl/663/433577.html

下载: 115

查看: 1060

汇编语言  简易数字钟：采用分成次设计

简易数字钟：采用分成次设计，实现时分秒显示，下载到CYLONE 在线编程版上用试验箱的七段译码管显示

https://www.eeworm.com/dl/644/433646.html

下载: 172

查看: 1019

汇编语言  简单的一个小的数字钟实验代码

简单的一个小的数字钟实验代码，汇编语言编写，内有注释说明。

https://www.eeworm.com/dl/644/435502.html

下载: 123

查看: 1050

VHDL/FPGA/Verilog 软件开发环境：ISE 7.1i 仿真环境：ModelSim SE 6.0 1. 多功能数字钟

软件开发环境：ISE 7.1i 仿真环境：ModelSim SE 6.0 1. 多功能数字钟

https://www.eeworm.com/dl/663/435554.html

下载: 127