搜索结果
找到约 11,164 项符合
数字钟 的查询结果
按分类筛选
- 全部分类
- 单片机开发 (97)
- VHDL/FPGA/Verilog (73)
- 汇编语言 (54)
- VIP专区 (26)
- 单片机编程 (21)
- 嵌入式/单片机编程 (20)
- 其他 (18)
- 技术资料 (17)
- 可编程逻辑 (12)
- 软件设计/软件工程 (12)
- 教程资料 (9)
- 系统设计方案 (7)
- 模拟电子 (6)
- 其他书籍 (6)
- 文章/文档 (5)
- 其他嵌入式/单片机内容 (4)
- 源码 (3)
- 单片机相关 (2)
- 其他文档 (2)
- 教程资料 (2)
- 电子书籍 (2)
- 书籍源码 (2)
- 学术论文 (1)
- 技术书籍 (1)
- PCB相关 (1)
- DSP编程 (1)
- 易语言编程 (1)
- 压缩解压 (1)
- 家庭/个人应用 (1)
- 文件格式 (1)
- 其他数据库 (1)
- 其他行业 (1)
- 教育系统应用 (1)
- Linux/Unix编程 (1)
- matlab例程 (1)
- VC书籍 (1)
- 电子技术 (1)
- VHDL/Verilog/EDA源码 (1)
- 论文 (1)
- 其他 (1)
汇编语言 EDA 数字钟实现文件 能够实现计时,闹钟,校时功能
EDA 数字钟实现文件 能够实现计时,闹钟,校时功能
Linux/Unix编程 1、有数字钟功能;(不包括校时等功能) 2、可设置六个时间
1、有数字钟功能;(不包括校时等功能)
2、可设置六个时间,定时打铃
3、响铃5秒钟。
VHDL/FPGA/Verilog VHDL数字钟设计程序 设计要求 基本要求: 1、24小时计数显示; 2、具有校时功能(时
VHDL数字钟设计程序
设计要求
基本要求:
1、24小时计数显示;
2、具有校时功能(时,分) ;
附加要求:
1、实现闹钟功能(定时,闹响);
汇编语言 数字钟 可实现正常计数校准 还有方电台报时功能 四低一高 闹钟功能
数字钟 可实现正常计数校准 还有方电台报时功能 四低一高 闹钟功能
VHDL/FPGA/Verilog VHDL语言设计的数字钟 具有时分秒三段显示
VHDL语言设计的数字钟 具有时分秒三段显示
汇编语言 此程序是实现数字钟的
此程序是实现数字钟的,包括校时 闹钟 二十四小时和十二小时的转换
单片机开发 8个数码管显示时钟程序,LED数字钟,流水灯程序,红外遥控,键控看门狗程序
8个数码管显示时钟程序,LED数字钟,流水灯程序,红外遥控,键控看门狗程序