搜索结果

找到约 52,878 项符合 数字钟设计 的查询结果

可编程逻辑 《EDA原理及应用》(何宾教授)课件 PPT

  第1章-EDA设计导论   第2章-可编程逻辑器件设计方法   第3章-VHDL语言基础   第4章-数字逻辑单元设计   第5章-VHDL高级设计技术   第6章-基于HDL和原理图的设计输入   第7章-设计综合和行为仿真   第8章-设计实现和时序仿真   第9章-设计下载和调试   第10章-设计示例(数字钟、 ...
https://www.eeworm.com/dl/kbcluoji/39487.html
下载: 72
查看: 1081

可编程逻辑 基于VHDL的简易数字钟的设计

时、分、秒定时,带闹钟,整点报时,6位数码管动态显示
https://www.eeworm.com/dl/kbcluoji/39886.html
下载: 147
查看: 1015

可编程逻辑 差分线对的PCB设计要点

  信号完整性是高速数字系统中要解决的一个首要问题之一,如何在高速PCB 设计过程中充分考虑信号完整性因素,并采取有效的控制措施,已经成为当今系统设计能否成功的关键。在这方面,差分线对具有很多优势,比如更高的比特率 ,更低的功耗 ,更好的噪声性能和更稳定的可靠性等。目前,差分线对在高速数字电路设计中的 ...
https://www.eeworm.com/dl/kbcluoji/40169.html
下载: 64
查看: 1069

可编程逻辑 一种用GAL器件实现的可编程计数器

摘要:介绍用一片GAL16V8实现的模≤2n可编程计数器。它是基于“最大长度移位寄存器式计数器”的原理设计而成的.电路简单可靠.同时介绍一种由它组成的实用电路——由GAL实现时、分、秒计时的数字钟电路。 关键词:GAL   最大长度移位寄存器式计数器 ...
https://www.eeworm.com/dl/kbcluoji/40383.html
下载: 111
查看: 1132

嵌入式/单片机编程 本设计的基本要求是以复杂可编程逻辑器件CPLD为基础

本设计的基本要求是以复杂可编程逻辑器件CPLD为基础,通过在EDA系统软件ispDesignExpert System 环境下进行数字系统设计,熟练掌握该环境下的功能仿真,时间仿真,管脚锁定和芯片下载。 本系统基本上比较全面的模拟了计数式数字频率计,广泛应用于工业、民用等各个领域,具有一定的开发价值。 ...
https://www.eeworm.com/dl/647/103388.html
下载: 172
查看: 1053

VHDL/FPGA/Verilog 【经典设计】VHDL源代码下载~~ 其中经典的设计有:【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】

【经典设计】VHDL源代码下载~~ 其中经典的设计有:【自动售货机】、【电子钟】、【红绿灯交通信号系统】、【步进电机定位控制系统】、【直流电机速度控制系统】、【计算器】、【点阵列LED显示控制系统】 基本数字逻辑设计有:【锁存器】、【多路选择器】、【三态门】、【双向输入|输出端口】、【内部(缓冲)信号】、【编 ...
https://www.eeworm.com/dl/663/164942.html
下载: 185
查看: 1223

嵌入式/单片机编程 vhdl语言

vhdl语言,实现数字钟的设计,用component实现
https://www.eeworm.com/dl/647/177969.html
下载: 194
查看: 1020

易语言编程 本软件由(易语言3.5正式版编写) 软件名称:12易时尚钟 v1.0 软件功能: ★利用圆钟周围的12个按钮可快速启动配置好的程序。 ★很酷的圆形时钟

本软件由(易语言3.5正式版编写) 软件名称:12易时尚钟 v1.0 软件功能: ★利用圆钟周围的12个按钮可快速启动配置好的程序。 ★很酷的圆形时钟,可完全自定义,自动隐藏,可换背景,提供两钟风格界面按钮。 ★数字钟,显示已运行时间,自动隐藏,自定义颜色、大小、背景等。 ★实用的整点报时、定时提醒、定时关机。 ★ ...
https://www.eeworm.com/dl/669/186990.html
下载: 184
查看: 1131

其他书籍 个人认为比较经典的硬件描述语言的设计指导丛书

个人认为比较经典的硬件描述语言的设计指导丛书,是数字IC设计基础,共有10个文件
https://www.eeworm.com/dl/542/294927.html
下载: 31
查看: 1024

VHDL/FPGA/Verilog 4位数据比较器 通过VHDL语言设计出4位数据比较器

4位数据比较器 通过VHDL语言设计出4位数据比较器,了解EDA对数字电路设计的效率和可靠性有极大地提高
https://www.eeworm.com/dl/663/332063.html
下载: 127
查看: 3774