搜索结果

找到约 52,878 项符合 数字钟设计 的查询结果

文章/文档 数字钟实验论文

数字钟是一种用数字电路技术实现时、分、秒计时的钟表。与机械钟相比 具有更高的准确性和直观性,具有更长的使用寿命,已得到广泛的使用。
https://www.eeworm.com/dl/507148.html
查看: 75

VHDL/Verilog/EDA源码 VHDL数字钟

用vhdl实现数字钟 其一,具有时,分,秒计数显示功能,其中,要求以二十四小时循环及 时;   其二,具有清零,调节小时,分钟功能;   其三,具有整点报时功能,而且在整点报时的同时 LED 灯花样显示。 其一,具有时,分,秒计数显示功能,其中,要求以二十四小 ...
https://www.eeworm.com/dl/507524.html
下载: 2
查看: 33

VHDL/FPGA/Verilog 夏宇闻数字逻辑设计

国内最早推广VERILOG设计方法,有丰富工程实践经验,曾获得包括国家发明二等奖在内的多项国家级奖励,是业界公认的大师。 夏宇闻老师为VERILOG设计方法在中国的推广和应用做了大量工作,曾编写和翻译的著作有《Verilog 数字系统设计教程》、《Verilog HDL 数字设计与综合》、《SystemVerilog 验证方法学》和《数字逻辑基础 ...
https://www.eeworm.com/dl/508001.html
下载: 1
查看: 37

技术书籍 CPLD数字电路设计使用MAX+PlusⅡ(1)

CPLD数字电路设计使用MAX+PlusⅡ(完整版) 扫描版经典硬件设计书记
https://www.eeworm.com/dl/512030.html
下载: 2
查看: 51

技术书籍 CPLD数字电路设计使用MAX+PlusⅡ(2)

CPLD数字电路设计使用MAX+PlusⅡ(完整版) ,硬件电路设计适合初学者
https://www.eeworm.com/dl/512031.html
下载: 2
查看: 49

技术书籍 CPLD数字电路设计使用MAX+PlusⅡ(3)

CPLD数字电路设计使用MAX+PlusⅡ(完整版) ,硬件电路设计适合初学者
https://www.eeworm.com/dl/512032.html
下载: 3
查看: 54

技术书籍 CPLD数字电路设计使用MAX+PlusⅡ(4)

CPLD数字电路设计使用MAX+PlusⅡ(完整版) ,硬件电路设计适合初学者
https://www.eeworm.com/dl/512033.html
下载: 2
查看: 51

技术教程 CPLD数字电路设计使用MAX+PlusⅡ(5)

CPLD数字电路设计使用MAX+PlusⅡ(完整版) ,硬件电路设计适合初学者
https://www.eeworm.com/dl/512034.html
下载: 1
查看: 56

技术书籍 CPLD数字电路设计使用MAX+PlusⅡ(6)

CPLD数字电路设计使用MAX+PlusⅡ(完整版) ,硬件电路设计适合初学者
https://www.eeworm.com/dl/512036.html
下载: 1
查看: 46

书籍 systemverilog 数字系统设计

systemverilog 数字系统设计 systemverilog 数字系统设计 systemverilog 数字系统设计
https://www.eeworm.com/dl/514227.html
下载: 2
查看: 7