搜索：数字钟设计 - 虫虫下载站

学术论文  基于FPGA的高速FIR数字滤波器设计

本论文设计了一种基于FPGA的高速FIR数字滤波器,滤波器实现低通滤波,截止频率为1MHz,通带波纹小于1 dB,阻带最大衰减为-40 dB,输入输出数据为8位二进制,采样频率为10MHz。论文首先简要介绍了数字滤波器的基本原理和线性FIR数字滤波器的性质、结构,根据滤波器的性能要求选择窗函数、确定系数,在算法上为了满足数字滤波器的要 ...

https://www.eeworm.com/dl/514/12485.html

下载: 52

查看: 1074

学术论文  基于DSP—TMS320C5402的FIR数字滤波器设计及实现

·基于DSP—TMS320C5402的FIR数字滤波器设计及实现

https://www.eeworm.com/dl/514/14026.html

下载: 63

查看: 1071

经验分享  FPGA-CPLD数字电路设计经验分享

FPGA-CPLD数字电路设计经验分享，FPGA-CPLD数字电路设计经验分享

https://www.eeworm.com/dl/508/15214.html

下载: 23

查看: 1067

技术书籍  高速数字电路设计

高速数字电路设计。第一章互连的重要性，第二章理想传输线构造，第三章串扰，第四章非理想连接问题，第五章连接器，过孔和封装

https://www.eeworm.com/dl/537/16940.html

下载: 52

查看: 1108

教程资料  FIR数字滤波器设计FPGA实现的研究

FIR数字滤波器设计FPGA实现的研究。流水线技术在文中得到了应用，提高了数据处理的速度

https://www.eeworm.com/dl/fpga/doc/17497.html

下载: 79

查看: 1133

教程资料  FPGA&CPLD数字电路设计数字滤波电路设计

FPGA&CPLD数字电路设计数字滤波电路设计

https://www.eeworm.com/dl/fpga/doc/17668.html

下载: 104

查看: 1097

教程资料  FPGACPLD数字电路设计经验分享

FPGACPLD数字电路设计经验分享，CPLD

https://www.eeworm.com/dl/fpga/doc/17706.html

下载: 120

查看: 1059

教程资料  FPGA/CPLD数字电路设计经验分享

FPGA/CPLD数字电路设计经验分享,包含许多常见设计问题。

https://www.eeworm.com/dl/fpga/doc/17735.html

下载: 131

查看: 1121

教程资料  VHDL数字电路设计的电子书

VHDL数字电路设计的电子书，很好的学习材料

https://www.eeworm.com/dl/fpga/doc/17923.html

下载: 151

查看: 1073

教程资料  大唐电信FPGACPLD数字电路设计经验分享

中国知名通信公司大唐电信FPGACPLD数字电路设计经验分享。

https://www.eeworm.com/dl/fpga/doc/17944.html

下载: 41

查看: 1072

搜索结果

按分类筛选