搜索结果

找到约 33,582 项符合 数字追频控制 的查询结果

单片机开发 ZigBee&#8482 是专为低速率传感器和控制网络设计的无线网络协议。有许多应用可从ZigBee 协议受益

ZigBee&#8482 是专为低速率传感器和控制网络设计的无线网络协议。有许多应用可从ZigBee 协议受益,其中可能的一些应用有:建筑自动化网络、住宅安防系统、工业控制网络、远程抄表以及PC 外设。此程序包提供的是Zigbee协义栈函数库源代码,它实现了一个与物理层 无关的应用程序接口。 因此,无需做重大修改就可以轻松地在射 ...
https://www.eeworm.com/dl/648/152266.html
下载: 173
查看: 1068

J2ME J2ME中音量的控制

J2ME中音量的控制,其中VolumeControlDemo.java为主程序,MusicCanvas.java通过左右键控制音量大小,MusicCanvas-2通过数字小时音量大小。
https://www.eeworm.com/dl/660/152828.html
下载: 171
查看: 1037

单片机开发 本设计以ATMEL公司生产的AT90S8515作为控制核心

本设计以ATMEL公司生产的AT90S8515作为控制核心,实现输出电流的数字控制,巧妙地利用4通道8位D/A转换芯MAX505转换芯片来完成16位的转换精度,D/A转换芯片输出的电压量经过一个压流变换电路变换成电流量的输出。再通过12位A/D转换芯片MAX197实现输出数据的反馈采集,形成输出电流的闭环控制,以此来达到较高的控制精度。 ...
https://www.eeworm.com/dl/648/158170.html
下载: 176
查看: 1043

嵌入式/单片机编程 用STC89C58单片机做的数据采集和控制

用STC89C58单片机做的数据采集和控制,12位AD转换使用TLC2543,通讯协议采用MODBUS(RTU),通过拨码开关改变从机地址,支持模拟量或数字量的读写。(4路模拟量输入、6路开关量输出(继电器输出)、8路开关量输入) 开发环境:KEIK 7.06 ...
https://www.eeworm.com/dl/647/166936.html
下载: 175
查看: 1081

VHDL/FPGA/Verilog 四位十进制频率计的顶层控制模块

四位十进制频率计的顶层控制模块,用于生成测频需要的复位及控制信号
https://www.eeworm.com/dl/663/167053.html
下载: 167
查看: 1032

通讯/手机编程 深圳先创数字scms软交换源码

深圳先创数字scms软交换源码,包括:协议栈H323,SIP,HTTP防火墙穿越呼叫控制BCP等全套源码
https://www.eeworm.com/dl/527/170012.html
下载: 97
查看: 1030

其他书籍 第一章 数字信号处理、计算、程序、 算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL

第一章 数字信号处理、计算、程序、 算法和硬线逻辑的基本概念 第二章 Verilog HDL设计方法概述 第三章 Verilog HDL的基本语法 第四章 不同抽象级别的Verilog HDL模型 第五章 基本运算逻辑和它们的Verilog HDL模型 第六章 运算和数据流动控制逻辑 ...
https://www.eeworm.com/dl/542/173851.html
下载: 179
查看: 1083

单片机开发 双音多频驱动程序

双音多频驱动程序,用16为单片机控制,于永通过调制解调器通讯的场合
https://www.eeworm.com/dl/648/178434.html
下载: 93
查看: 1100

其他 EWB做的多功能数字钟 由振荡器输出稳定的高频脉冲信号作为时间基准

EWB做的多功能数字钟 由振荡器输出稳定的高频脉冲信号作为时间基准,经分频器输出标准的秒脉冲,秒计数器满60向分计数器进位,分计数器满60向小时计数器进位,小时计数器按“12翻1”规律计数,计数器经译码器送到显示器;计数出现误差可用校时电路进行校时、校分、校秒, 可发挥部分:使闹钟具有可整点报时与定时闹钟的功 ...
https://www.eeworm.com/dl/534/180793.html
下载: 110
查看: 1055

VHDL/FPGA/Verilog 1.高精度数字秒表(0.01秒的vhdl语言实现) 2.具有定时

1.高精度数字秒表(0.01秒的vhdl语言实现) 2.具有定时,暂停,按键随机存储,翻页回放功能; 3.对30M时钟分频产生显示扫描时钟 4.精度高达0.01s,并且可以通过改变主频来更改分频比和记数间隔,可控性高。 5.模块化设计,其中的许多函数可以成为vhdl语言的通用经典例子(包含分频电路设计,动态扫描时钟设计,译码电路设计 ...
https://www.eeworm.com/dl/663/184758.html
下载: 84
查看: 1222