搜索结果
找到约 28,459 项符合
数字移相器 的查询结果
VHDL/FPGA/Verilog 一个实现简单的数字锁相环Verilog代码
一个实现简单的数字锁相环Verilog代码,本人借鉴网上现有的代码后经修改在Cyclone II上调通实现,里面有ModelSim仿真成功的波形图
通讯编程文档 GY-T212-2005标准清晰度数字电视编码器、解码器技术
GY-T212-2005标准清晰度数字电视编码器、解码器技术
单片机开发 基于单片机的移相式函数发生器设计,用汇编语言编写!
基于单片机的移相式函数发生器设计,用汇编语言编写!
matlab例程 设计IIR数字陷波器
设计IIR数字陷波器,采样率为6.4kHz,陷波频率点为50Hz、150Hz、250Hz;c1.mat为输入数据文件;并且包括陷波前后的频谱分析。
系统设计方案 本文在说明全数字锁相环的基础上
本文在说明全数字锁相环的基础上,提出了一种利用FPGA设计一阶全数字锁相环的方法,并
给出了关键部件的RTL可综合代码,并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程,最后对一些有关的问题进行了讨论。
VHDL/FPGA/Verilog 数字密码引爆器顶层设计
数字密码引爆器顶层设计,VHDL结构描述程序
其他书籍 针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的 新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电
针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的
新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利
用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/ 30 kW 的感 ...
其他书籍 全数字QAM解调器研究 较为详细的qam同步、均衡计算方法
全数字QAM解调器研究 较为详细的qam同步、均衡计算方法,研究生论文。希望对研究QAM的人又用
其他 用于时钟恢复的全数字锁相环设计
用于时钟恢复的全数字锁相环设计,可以去掉时钟的抖动。
matlab例程 移相键控的调制与解调matlab编程与实现
移相键控的调制与解调matlab编程与实现