搜索结果
找到约 21,256 项符合
数字电路钟 的查询结果
按分类筛选
单片机开发 8个数码管显示时钟程序,LED数字钟,流水灯程序,红外遥控,键控看门狗程序
8个数码管显示时钟程序,LED数字钟,流水灯程序,红外遥控,键控看门狗程序
单片机开发 [biyesheji_huibian.rar] - 基于MCS-51单片机的数字钟设计 [摘要] III [ABSTRACT] IV 引言 1 1绪论 2 1.1 集成电路 2 1.2 主要技术的背景
[biyesheji_huibian.rar] - 基于MCS-51单片机的数字钟设计 [摘要] III [ABSTRACT] IV 引言 1 1绪论 2 1.1 集成电路 2 1.2 主要技术的背景 2 1.2.1 发展历史 2 1.2.2 现状 3 1.2.3 发展趋势 3 2器件简介 4 2.1 LED显示器 4 2.1
其他 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校准时间，每逢整点，产生报时音报时。实验平台： 1. 一台PC机； 2. MAX+PLUSII10.1。 Verilog HDL语言实现 ...
通讯编程文档 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路
数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。 ...
VHDL/FPGA/Verilog 全数字锁相环电路的研制
全数字锁相环电路的研制，使用的是VHDL语言
单片机开发 开发环境 KEIl 用4*4键盘组成0~9,确认,取消,共12个数字按键,用6位7段数码管组成显示电路,加电后,显示888888,输入密码时,会逐位显示F,密码输入过程中有错,可以按取消键再重新
开发环境 KEIl
用4*4键盘组成0~9,确认,取消,共12个数字按键,用6位7段数码管组成显示电路,加电后,显示888888,输入密码时,会逐位显示F,密码输入过程中有错,可以按取消键再重新输入,当输入完毕后安确认键,输入密码就会和程序内部密码对比,正确绿灯就会亮,否则红灯会亮.
密码是: ...
VHDL/FPGA/Verilog 采用nios2的嵌入式数字钟的设计与实现
采用nios2的嵌入式数字钟的设计与实现，首先使用quartus2中的sopc builder设计CPU内核，然后在nios2中庸C语言来实现数字钟的功能
汇编语言 电子课程设计数字钟的源代码
电子课程设计数字钟的源代码，已在试验箱上实现，定义了管脚。可以调整时间
嵌入式/单片机编程 拔河游戏机制作的原理图PCB原理图。数字逻辑电路。
拔河游戏机制作的原理图PCB原理图。数字逻辑电路。