搜索：数字电路钟 - 虫虫下载站

VHDL/FPGA/Verilog VHDL数字钟设计程序设计要求基本要求： 1、24小时计数显示； 2、具有校时功能（时

VHDL数字钟设计程序设计要求基本要求： 1、24小时计数显示； 2、具有校时功能（时，分）；附加要求： 1、实现闹钟功能（定时，闹响）；

https://www.eeworm.com/dl/663/394805.html

下载: 120

查看: 1088

汇编语言  数字钟可实现正常计数校准还有方电台报时功能四低一高闹钟功能

数字钟可实现正常计数校准还有方电台报时功能四低一高闹钟功能

https://www.eeworm.com/dl/644/394823.html

下载: 176

查看: 1036

嵌入式/单片机编程  数字电子课程设计报告,题目一:三态逻辑电平测试器电路的设计题目二:分压式工作点稳定电路Multisim仿真内附详细的设计原理及原理图

数字电子课程设计报告,题目一:三态逻辑电平测试器电路的设计题目二:分压式工作点稳定电路Multisim仿真内附详细的设计原理及原理图

https://www.eeworm.com/dl/647/395462.html

下载: 82

查看: 1318

其他书籍  模拟电路设计软件仿真语言和数字语言VERILOG想对应主要用于模拟系统建模

模拟电路设计软件仿真语言和数字语言VERILOG想对应主要用于模拟系统建模

https://www.eeworm.com/dl/542/395669.html

下载: 88

查看: 1041

汇编语言  设计一个简易数字钟

设计一个简易数字钟，具有校时功能： 1、以至少6位LED数码管显示时、分、秒，时为24进制。 2、采用最多8个键实现校时功能。

https://www.eeworm.com/dl/644/395927.html

下载: 195

查看: 1022

VHDL/FPGA/Verilog VHDL语言设计的数字钟具有时分秒三段显示

VHDL语言设计的数字钟具有时分秒三段显示

https://www.eeworm.com/dl/663/396078.html

下载: 65

查看: 1093

汇编语言  多功能数字钟

多功能数字钟，、在quartus 2环境中编译通过； 4、仿真通过并得到正确的波形； 5、给出相应的设计报告

https://www.eeworm.com/dl/644/396149.html

下载: 40

查看: 1028

汇编语言  此程序是实现数字钟的

此程序是实现数字钟的，包括校时闹钟二十四小时和十二小时的转换

https://www.eeworm.com/dl/644/396354.html

下载: 116

查看: 1022

汇编语言  最小系统数字钟

最小系统数字钟，这个程序是用c语言实现的最小系统的数字钟功能，所用单片机为c52，大家参考下！

https://www.eeworm.com/dl/644/396837.html

下载: 39

查看: 1021

其他书籍  《模拟电子电路学习教程》《数字电子电路学习教程》PDF

《模拟电子电路学习教程》《数字电子电路学习教程》PDF，各47页，对于单片机开发人员适用，应有的有，不必有的没有

https://www.eeworm.com/dl/542/397475.html

下载: 185

查看: 1077

搜索结果

按分类筛选