搜索结果

找到约 12,213 项符合 数字电位计 的查询结果

教程资料 基于FPGA+DDS的MSK数字调制源设计

基于FPGA+DDS的MSK数字调制源设计 通信中的DDS技术应用
https://www.eeworm.com/dl/fpga/doc/18452.html
下载: 169
查看: 1116

教程资料 在利用FPGA实现数字信号处理方面

在利用FPGA实现数字信号处理方面,分布式算法发挥着关键作用,与传统的乘积-积结构相比,具有并行处理的高效性特点。详细研究了基于FPGA、采用分布式算法实现FIR数字滤波器的原理和方法,并通过Xilinx ISE在Modelsim下进行了仿真。 ...
https://www.eeworm.com/dl/fpga/doc/18482.html
下载: 166
查看: 1070

教程资料 使用cpld设计数字系统的完全过程

文中给出了使用cpld设计数字系统的完全过程,希望对初学者有所帮助
https://www.eeworm.com/dl/Protel/doc/18489.html
下载: 114
查看: 1046

教程资料 一个好程序关于CPLD的直线插补在数字积分中的应用

一个好程序关于CPLD的直线插补在数字积分中的应用
https://www.eeworm.com/dl/Protel/doc/18512.html
下载: 127
查看: 1090

教程资料 < FPGA数字电子系统设计与开发实例导航> 一书的代码

&lt; FPGA数字电子系统设计与开发实例导航&gt; 一书的代码,FPGA数字电子系统设计与开发实例导航,用硬件描述语言编写的,I2C,UART,USB,VGA,CAN-BUS,网络等等的书籍配套原代码。。。。\r\n使用方法:\r\n1.拷贝到硬盘。\r\n2.用ISE创建项目,分别加入各个代码文件,即可。 ...
https://www.eeworm.com/dl/fpga/doc/18515.html
下载: 136
查看: 1118

教程资料 FPGA 数字电路 时序 时延路径 建立时间 保持时间

关键词:FPGA 数字电路 时序 时延路径 建立时间 保持时间
https://www.eeworm.com/dl/fpga/doc/18519.html
下载: 29
查看: 1062

教程资料 用CPLD设计实现一个具有预置数的数字钟

本设计要实现一个具有预置数的数字钟的设计,具体要求如下:\r\n1. 正确显示年、月、日 \r\n2. 正确显示时、分、秒 \r\n3. 具有校时,整点报时和秒表功能 \r\n4. 进行系统模拟仿真和下载编程实验,验证系统的正确性 \r\n
https://www.eeworm.com/dl/fpga/doc/18549.html
下载: 80
查看: 1074

教程资料 数字信号处理在FPGA上实现的经典教材

数字信号处理在FPGA上实现的经典教材,本书详细介绍了数字信号处理的算法,以及其在FPGA上用硬件描述语言实现
https://www.eeworm.com/dl/fpga/doc/18560.html
下载: 170
查看: 1062

教程资料 数字信号处理的FPGA实现(第二版)书的源代码。

数字信号处理的FPGA实现(第二版)书的源代码。
https://www.eeworm.com/dl/fpga/doc/18565.html
下载: 180
查看: 1077

教程资料 用单片机AT89s52和epm7128设计的频率计

用单片机AT89s52和epm7128设计的频率计
https://www.eeworm.com/dl/Protel/doc/18573.html
下载: 105
查看: 1065