搜索结果
找到约 13,146 项符合
数字滤波器 的查询结果
按分类筛选
- 全部分类
- 学术论文 (101)
- matlab例程 (87)
- 通讯/手机编程 (65)
- 技术资料 (57)
- DSP编程 (52)
- 其他 (35)
- VHDL/FPGA/Verilog (30)
- 其他书籍 (25)
- 模拟电子 (14)
- 教程资料 (13)
- 单片机编程 (13)
- 系统设计方案 (13)
- VIP专区 (12)
- 数值算法/人工智能 (11)
- 技术书籍 (10)
- 软件设计/软件工程 (10)
- 书籍源码 (9)
- 嵌入式/单片机编程 (8)
- 可编程逻辑 (7)
- 数学计算 (7)
- 通讯编程文档 (7)
- 电子书籍 (6)
- 文件格式 (6)
- 单片机开发 (6)
- 文章/文档 (6)
- 源码 (6)
- 汇编语言 (5)
- 邮电通讯系统 (5)
- 其他嵌入式/单片机内容 (4)
- VC书籍 (4)
- 中间件编程 (4)
- 书籍 (4)
- 压缩解压 (3)
- 电子书籍 (3)
- 技术教程 (2)
- 行业应用文档 (2)
- 通信网络 (2)
- 传感与控制 (2)
- 测试测量 (2)
- 微处理器开发 (2)
- 传真(Fax)编程 (2)
- 论文 (2)
- 实用工具 (1)
- 资料/手册 (1)
- 电机控制 (1)
- PCB相关 (1)
- 嵌入式综合 (1)
- 无线通信 (1)
- 人工智能/神经网络 (1)
- STL (1)
- 人物传记/成功经验 (1)
- *行业应用 (1)
- 软件工程 (1)
- 家庭/个人应用 (1)
- 行业发展研究 (1)
- 教育系统应用 (1)
- 数据库系统 (1)
- 数据结构 (1)
- 编译器/解释器 (1)
- 软件测试 (1)
- 认证考试资料 (1)
- 技术管理 (1)
- 电子技术 (1)
- Matlab (1)
- 软件 (1)
*行业应用 实现一个数字信号处理的仿真系统 。要求具有界面并实现以下功能: 1)能产生并选择各种数字信号(sin、方波、三角波);2)用滤波器实现低通、高通、带通和带阻滤波;3)得到输出信号的频域特性和时间序列。
实现一个数字信号处理的仿真系统 。要求具有界面并实现以下功能: 1)能产生并选择各种数字信号(sin、方波、三角波);2)用滤波器实现低通、高通、带通和带阻滤波;3)得到输出信号的频域特性和时间序列。
中间件编程 DFT数字信号采集滤波器实例演示程序
DFT数字信号采集滤波器实例演示程序,很实用的一个小程序。
其他 用汇编语言实现的fir滤波器的数字信号处理程序。在visual DSP下运行
用汇编语言实现的fir滤波器的数字信号处理程序。在visual DSP下运行
软件设计/软件工程 在接收信号的数字化、软化的实现中,数字下变频起着重要的作用。本文首先介绍了数字下 变频的组成结构,然后详细分析了数字下变频的工作原理,描述了在实现数字下变频时,设计方案所 采用的高效滤波器———C
在接收信号的数字化、软化的实现中,数字下变频起着重要的作用。本文首先介绍了数字下
变频的组成结构,然后详细分析了数字下变频的工作原理,描述了在实现数字下变频时,设计方案所
采用的高效滤波器———CIC 滤波器和多相抽取滤波器的结构和原理。最后,用通过Simulink 对数字
下变频的性能进行了仿真。在仿真的基础上使用Ins ...
通讯/手机编程 对快速傅立叶变换辅助设计数字低通滤波器的设计进行了分析
对快速傅立叶变换辅助设计数字低通滤波器的设计进行了分析
VHDL/FPGA/Verilog 本文介绍了在数字下变频(DDC) 中的抽取滤波器系统设计方法和具体实现方案。采用CIC 滤波器、HB 滤波器、FIR 滤波器三级级联的方式来降低采样率。通过实际验证,证明了设计的可行性
本文介绍了在数字下变频(DDC) 中的抽取滤波器系统设计方法和具体实现方案。采用CIC 滤波器、HB
滤波器、FIR 滤波器三级级联的方式来降低采样率。通过实际验证,证明了设计的可行性
系统设计方案 数字信号处理的同态滤波器设计的基本思想与实现方案
数字信号处理的同态滤波器设计的基本思想与实现方案
通讯/手机编程 用Matlab进行数字信号处理的IIR滤波器的设计方案与步骤
用Matlab进行数字信号处理的IIR滤波器的设计方案与步骤
通讯/手机编程 基于PAL 的图像3D 运动自适应数字梳状滤波器算法研究。分析了几种数字梳状滤波器在进行视频信号的亮、色分离时的优、缺点。针对现有的1D、2D 数字梳状滤波器
基于PAL 的图像3D 运动自适应数字梳状滤波器算法研究。分析了几种数字梳状滤波器在进行视频信号的亮、色分离时的优、缺点。针对现有的1D、2D 数字梳状滤波器
VHDL/FPGA/Verilog 本次设计的数字基带成形滤波器参照IS-95标准进行设计
本次设计的数字基带成形滤波器参照IS-95标准进行设计,对输入信号进行4倍过采。IS-95标准为:其中通带频率为590Khz,通带的链波大小1.5dB,截止带的频率为740Khz,截止带的衰减量为40dB,传输的数据率为1.2288Mhz,传输的频宽为1.25Mhz。 ...