搜索结果
找到约 38,019 项符合
数字源表 的查询结果
按分类筛选
Delphi控件源码 数字输入控件
数字输入控件，可指定整数位和小数位的长度，可指定是否允许负值。 需要SuiEdit控件支持，如果没有，可修改源码从TCustomEdit继承，并去掉其没有的属性及相关方法即可。
数值算法/人工智能 查表型crc16校验算法
查表型crc16校验算法，c源码
数学计算 Huffman编码1． 给出信源符号的一阶概率分布
Huffman编码1． 给出信源符号的一阶概率分布，并计算信源符号熵和单字符Huffman码表。2． 计算每信源的平均字长，并与信源符号熵比较。3． 比较压缩效果。
人工智能/神经网络 Autolife模型是一个能够进行“开放式进化”的人工生命系统。每个Agent模型采用可以变化规则表长度的有限自动机模型建模。一方面Agent可以进行自我繁殖
Autolife模型是一个能够进行“开放式进化”的人工生命系统。每个Agent模型采用可以变化规则表长度的有限自动机模型建模。一方面Agent可以进行自我繁殖，同时模型中的选择机制没有采用显式的适应度函数而是采用能量消耗的简单模型而自发涌现出来，所以可以认为Agent模型是一个类Tierra系统。然而与Tierra、Avida等数字生命模 ...
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF ...
VHDL/FPGA/Verilog 彩条信号发生器使用说明 使用模块有：VGA接口、脉冲沿模块、时钟源模块。 使用步骤： 1. 打开电源+5V 2. 信号连接
彩条信号发生器使用说明
使用模块有：VGA接口、脉冲沿模块、时钟源模块。
使用步骤：
1. 打开电源+5V
2. 信号连接，按下表将1K30信号与实际模块连接好。
3. 1K30板连接好并口线，并将程序加载。
4. 将彩色显示器的线与VGA接口连接好。
5. 彩条信号就可以在显示器中产生，通过脉冲沿模块按键MS1可以改变产生彩条的 ...
VHDL/FPGA/Verilog 点阵显示实验示例使用说明 使用模块有：时钟源模块、点阵显示模块
点阵显示实验示例使用说明
使用模块有：时钟源模块、点阵显示模块，脉冲沿模块。
使用步骤：
1. 打开电源+5V。
2. 信号连接，按下表将1K30信号与实际模块连接好。
3. 1K30板连接好并口线，并将程序加载
4. 脉冲沿模块的按键MS1为复位清零键，灯灭时有效，点阵块上会显示汉字。 ...
数据结构 傅立叶级数在数字信号处理中有非常重要的应用
傅立叶级数在数字信号处理中有非常重要的应用，这里提供了傅立叶级数在C环境下的源码及其应用，对于数据处理的工程人员大有裨益。
文章/文档 新型数控电流源的设计：无解压密码
新型数控电流源的设计：无解压密码，介绍了一种具有开路和过载保护功能的数字电流源
Internet/网络编程 5个jsp源码实例包括：输出
5个jsp源码实例包括：输出，获取表单参数，获取jsp各种参数，cookie，搜索引擎