搜索结果

找到约 20,270 项符合 数字模块 的查询结果

按分类筛选

显示更多分类

系统设计方案 数字信号处理器与图形液晶显示模块的接口,大家可以参考参考

数字信号处理器与图形液晶显示模块的接口,大家可以参考参考
https://www.eeworm.com/dl/678/225407.html
下载: 183
查看: 1044

行业发展研究  10Gbs XFP 光模块系统数字诊断功能需要进行信号丢失(LOS)监控。

 10Gbs XFP 光模块系统数字诊断功能需要进行信号丢失(LOS)监控。
https://www.eeworm.com/dl/692/232103.html
下载: 89
查看: 1049

DSP编程 2407asm文件夹包括第8~13章的汇编语言代码及使用说明。有如下子文件夹: &#61548 第8章数字输入输出模块(led); &#61548 第8章数字输入输出模块(LED+KEY);

2407asm文件夹包括第8~13章的汇编语言代码及使用说明。有如下子文件夹: &#61548 第8章数字输入输出模块(led); &#61548 第8章数字输入输出模块(LED+KEY); &#61548 第9章事件管理器模块(PWM); &#61548 第9章事件管理器模块_捕捉(cap); &#61548 第9章事件管理器模块_定时器中断(Timer_INT); &#61548 第10章模数转 ...
https://www.eeworm.com/dl/516/242364.html
下载: 86
查看: 1066

软件设计/软件工程 介绍了基于嵌入式实时操作系统uCOS - ii 的有线数字电视机顶盒的设计及其组成,并阐述其 具体实现,该机顶盒以实时多任务操作系统uCOS - ii 为核心,以信道解码模块、信号解码模块和网络链

介绍了基于嵌入式实时操作系统uCOS - ii 的有线数字电视机顶盒的设计及其组成,并阐述其 具体实现,该机顶盒以实时多任务操作系统uCOS - ii 为核心,以信道解码模块、信号解码模块和网络链 接接口模块、遥控交互模块为基础,以有线电视机顶盒专用芯片MB87M2140 为主要实现方式,有效实现 了数字电视信号的交互应用 ...
https://www.eeworm.com/dl/684/244138.html
下载: 184
查看: 1088

书籍源码 运用vhdl语言编程,是数字逻辑中的电子钟!各模块及源代码都有,适合电信同学使用!

运用vhdl语言编程,是数字逻辑中的电子钟!各模块及源代码都有,适合电信同学使用!
https://www.eeworm.com/dl/532/265184.html
下载: 45
查看: 1070

VHDL/FPGA/Verilog 数字时钟显示模块,用VERILOG HDL 实现

数字时钟显示模块,用VERILOG HDL 实现
https://www.eeworm.com/dl/663/266589.html
下载: 87
查看: 1037

单片机开发 简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块

简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块,并调试得到正确仿真结果,然后将各个功能模块组合起来。最后作整体仿真、下载,得到实物。由于采用纯数字硬件设计制作,稳定性、可靠性远 ...
https://www.eeworm.com/dl/648/273696.html
下载: 191
查看: 1080

VC书籍 一种染色机的数字输入输出模块(PM32),其中含有tip2603和74hc589的c语言驱动程序

一种染色机的数字输入输出模块(PM32),其中含有tip2603和74hc589的c语言驱动程序
https://www.eeworm.com/dl/686/282141.html
下载: 43
查看: 1115

DSP编程 2407asm文件夹包括第8~13章的汇编语言代码及使用说明。有如下子文件夹: &#61548 第8章数字输入输出模块(led); &#61548 第8章数字输入输出模块(LED+KEY);

2407asm文件夹包括第8~13章的汇编语言代码及使用说明。有如下子文件夹: &#61548 第8章数字输入输出模块(led); &#61548 第8章数字输入输出模块(LED+KEY); &#61548 第9章事件管理器模块(PWM); &#61548 第9章事件管理器模块_捕捉(cap); &#61548 第9章事件管理器模块_定时器中断(Timer_INT); &#61548 第10章模数转 ...
https://www.eeworm.com/dl/516/302622.html
下载: 178
查看: 1039

VHDL/FPGA/Verilog 用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.

用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.
https://www.eeworm.com/dl/663/304246.html
下载: 52
查看: 1400