搜索：数字模块 - 虫虫下载站

VHDL/FPGA/Verilog 1.高精度数字秒表（0.01秒的vhdl语言实现） 2.具有定时

1.高精度数字秒表（0.01秒的vhdl语言实现） 2.具有定时，暂停，按键随机存储，翻页回放功能； 3.对30M时钟分频产生显示扫描时钟 4.精度高达0.01s,并且可以通过改变主频来更改分频比和记数间隔，可控性高。 5.模块化设计，其中的许多函数可以成为vhdl语言的通用经典例子（包含分频电路设计，动态扫描时钟设计，译码电路设计 ...

https://www.eeworm.com/dl/663/184758.html

下载: 84

查看: 1222

单片机开发  设计的温度采集模块是应用一个滑动变阻器通过改变电阻值进行模拟的温度值改变情况；模数转换模块是运用ADC0809芯片进行模数的转换

设计的温度采集模块是应用一个滑动变阻器通过改变电阻值进行模拟的温度值改变情况；模数转换模块是运用ADC0809芯片进行模数的转换，把采集到的模拟电压值变为数字值；单片机控制系统通过程序判断此数字值的大小，这样控制温度报警模块，一方面控制发光二极管的亮灭情况，另一方面控制蜂鸣器的报警；温度显示模块应用四位数 ...

https://www.eeworm.com/dl/648/185863.html

下载: 189

查看: 1275

DSP编程  书籍《dspic数字信号控制器C程序开发及应用》的配套程序

书籍《dspic数字信号控制器C程序开发及应用》的配套程序，各个功能模块及FFT例子都有。

https://www.eeworm.com/dl/516/190238.html

下载: 191

查看: 1082

VHDL/FPGA/Verilog 数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能

数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能，还可以有整点报时等功能。设计数字钟的核心问题是时钟日期的自动转换功能。即自动识别不同月份的天数的控制。据此可以设计一个如图所示结构的数字钟，该数字钟包括校时模块、月份天数处理模块、时分秒计时模块、年月日模块和输出选择模块。在本 ...

https://www.eeworm.com/dl/663/198221.html

下载: 173

查看: 1351

VHDL/FPGA/Verilog 数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能

数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能，还可以有整点报时等功能。设计数字钟的核心问题是时钟日期的自动转换功能。即自动识别不同月份的天数的控制。据此可以设计一个如图１所示结构的数字钟，该数字钟包括校时模块、时分秒计时模块、年月日模块、和输出选择模块。 ...

https://www.eeworm.com/dl/663/201830.html

下载: 125

查看: 2499

系统设计方案  本文主要解决在VXI总线模块上实现大容量动态存储器的技术难题

本文主要解决在VXI总线模块上实现大容量动态存储器的技术难题，介绍了利用可编程逻辑器件实现数字信号处理器（DSP）与同步动态存储器（SDRAM）之间的数据读取逻辑的设计、编程思想，以及必要的硬件连接，编程方法等。

https://www.eeworm.com/dl/678/203106.html

下载: 121

查看: 1068

系统设计方案  fpga cpld 常见模块设计

fpga cpld 常见模块设计，包括基于fpga 的全数字锁向环，基于fpga cpld 的半整数分频器的设计等，很有用

https://www.eeworm.com/dl/678/207836.html

下载: 50

查看: 1069

单片机开发  基于MCS-51单片机的数字钟设计 [摘要] III [ABSTRACT] IV 引言 1 1绪论 2 1.1 集成电路 2 1.2 主要技术的背景 2 1.2.1 发展历史 2 1.

基于MCS-51单片机的数字钟设计 [摘要] III [ABSTRACT] IV 引言 1 1绪论 2 1.1 集成电路 2 1.2 主要技术的背景 2 1.2.1 发展历史 2 1.2.2 现状 3 1.2.3 发展趋势 3 2器件简介 4 2.1 LED显示器 4 2.1.1 LED显示器的结构 4 2.1.2 LED的接线形式 5 2.2 AT89C52简介 5 2.2.1 AT89C52主要性能参数： 5 2.2.2 AT89C52单片机的功能 ...

https://www.eeworm.com/dl/648/210519.html

下载: 108

查看: 1119

系统设计方案  摘要：介绍了基于可编程逻辑器件CPLD和直接数字频率合成技术（DDS）的三相多波形函数发生器的基本原理

摘要：介绍了基于可编程逻辑器件CPLD和直接数字频率合成技术（DDS）的三相多波形函数发生器的基本原理，并在此基础上给出了基于CPLD的各模块设计方法及其VHDL源程序

https://www.eeworm.com/dl/678/214819.html

下载: 150

查看: 1054

嵌入式/单片机编程  SD卡和AIC23数字音频输出实验, FreeDev Audio Dsp Board采用了TI公司的TVL320AIC23 1、控制接口使用I2C

SD卡和AIC23数字音频输出实验, FreeDev Audio Dsp Board采用了TI公司的TVL320AIC23 1、控制接口使用I2C，Quartus中将CS置低（器件地址0011010）。 2、数字音频接口使用了组件FreeDev_aic23,有三种测试和应用模式，中断结合DMA方式能在NIOS II中采集和发送数据。中断信号产生于模块中FIFO缓冲区的半满信号，读取数据端口 ...

https://www.eeworm.com/dl/647/233960.html

下载: 55

查看: 1153

搜索结果

按分类筛选

VHDL/FPGA/Verilog 1.高精度数字秒表（0.01秒的vhdl语言实现） 2.具有定时

单片机开发  设计的温度采集模块是应用一个滑动变阻器通过改变电阻值进行模拟的温度值改变情况；模数转换模块是运用ADC0809芯片进行模数的转换

DSP编程  书籍《dspic数字信号控制器C程序开发及应用》的配套程序

VHDL/FPGA/Verilog 数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能

VHDL/FPGA/Verilog 数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能

系统设计方案  本文主要解决在VXI总线模块上实现大容量动态存储器的技术难题

系统设计方案  fpga cpld 常见模块设计

单片机开发  基于MCS-51单片机的数字钟设计 [摘要] III [ABSTRACT] IV 引言 1 1绪论 2 1.1 集成电路 2 1.2 主要技术的背景 2 1.2.1 发展历史 2 1.

系统设计方案  摘要：介绍了基于可编程逻辑器件CPLD和直接数字频率合成技术（DDS）的三相多波形函数发生器的基本原理

嵌入式/单片机编程  SD卡和AIC23数字音频输出实验, FreeDev Audio Dsp Board采用了TI公司的TVL320AIC23 1、控制接口使用I2C