搜索结果

找到约 12,621 项符合 数字收发 的查询结果

学术论文 基于DSPFPGA的数字电视条件接收系统

这篇论文以数字电视条件接收系统为研究对象,系统硬件设计以DSP和FPGA为实现平台,采用以DSP实现其加密算法、以FPGA实现其外围电路,对数字电视条件接收系统进行设计。首先根据数字电视条件接收系统的原理及其软硬分离的发展趋势,提出采用 DSP+FPGA结构的设计方式,将ECC与AES加密算法应用于SK与CW的加密;根据其原理对系 ...
https://www.eeworm.com/dl/514/13149.html
下载: 170
查看: 1059

学术论文 全数字OQPSK解调算法的研究及FPGA实现

随着各种通信系统数量的日益增多,为了充分地利用有限的频谱资源,高频谱利用率的调制技术不断被应用。偏移正交相移键控(OQPSK: Offset QuadraturePhase Shift Keying)是一种恒包络调制技术,具有较高的频谱利用率和功率利用率,广泛应用于卫星通信系统和地面移动通信系统。因此,对于OQPSK全数字解调技术的研究具有一定的 ...
https://www.eeworm.com/dl/514/13200.html
下载: 177
查看: 1037

学术论文 基于FPGA的数字频率计的设计与实现

介绍了一种运用FPGA开发软件Quartus II设计的数字频率计。该数字频率计的1 Hz~1 MHz输入被测脉冲信号具有频率测量、周期测量、脉宽测量和占空比测量等多种用途,其测试结果由3 只七段数码
https://www.eeworm.com/dl/514/13254.html
下载: 134
查看: 1069

学术论文 基于FPGA的全数字锁相环的设计

随着现代集成电路技术的发展,锁相环已经成为集成电路设计中非常重要的一个部分,所以对锁相环的研究具有积极的现实意义。然而传统的锁相环大多是数模混合电路,在工艺上与系统芯片中的数字电路存在兼容问题。因此设计一... ...
https://www.eeworm.com/dl/514/13358.html
下载: 118
查看: 1047

单片机相关 LT8900 2.4G RF 射频

LT8900是LDT公司生产的一款低成本,高集成度的2.4GHZ的无线收发芯片,片上集成发射机,接收机,频率综合器,GFSK调制解调器。发射机支持功率可调,接收机采用数字扩展通信机制,在复杂环境和强干扰条件下,可以达到优良的收发性能。外围电路简单,只需搭配MCU以及少数外围被动器件。LT8900传输GFSK信号,发射功率约为2dBm, ...
https://www.eeworm.com/dl/549/13383.html
下载: 31
查看: 1170

其他文档 数字钟的设计与制作

应该是一份数电课程设计的资料,介绍以中小规模集成电路设计数字钟的方法,描述了基本原理和电路原理,初学者可以参考。
https://www.eeworm.com/dl/536/13410.html
下载: 71
查看: 1099

学术论文 基于ARM感应电机数字控制器的设计

感应电机具有可靠性好、结构简单、耐腐蚀、效率好、结构紧凑、价格低廉和体积小等优点,成为工业伺服控制的主要传动装置然而,感应电机又是一个多变量、强耦合的非线性系统,磁链和转矩的非线性耦合及参数时变,使得感应电机的控制十分复杂,特别是在实际电机控制系统中,还需要考虑硬件和周围环境等多种因素的干扰,致使实 ...
https://www.eeworm.com/dl/514/13418.html
下载: 31
查看: 1064

其他文档 VHDL数字控制系统设计范例

电子工业出版社, 林明权等编著,本书在简要介绍VHDL的语法和基本逻辑电路设计技巧的基础之上,完整地给出了七个数字控制系统设计范例,此文档节选其中的第4章-电子钟,以及第5章-红绿灯交通信号系统。
https://www.eeworm.com/dl/536/13426.html
下载: 66
查看: 1051

学术论文 基于Verilog HDL设计的多功能数字钟

本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点,并通过Altera QuartusⅡ 4.1 和ModelSim
https://www.eeworm.com/dl/514/13453.html
下载: 31
查看: 1088

学术论文 基于FPGA技术的HDLC帧收发器

基于FPGA技术的HDLC帧收发器的设计与实现
https://www.eeworm.com/dl/514/13454.html
下载: 74
查看: 1079