搜索结果
找到约 21,658 项符合
数字延时补偿 的查询结果
DSP编程 2N点实序列FFT_C程序 上《数字信号处理》课程时编的
2N点实序列FFT_C程序
上《数字信号处理》课程时编的
VHDL/FPGA/Verilog 小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾, 但是却引入了严重的相位噪声, 传统的相位补偿方法由于对Aö D 等数字器件的要求很高并具有滞后性实现难度较大。$2 调制器
小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾, 但是却引入了严重的相位噪声,
传统的相位补偿方法由于对A&ouml D 等数字器件的要求很高并具有滞后性实现难度较大。$2 调制器对噪声具有整形的功
能, 因而将多阶的$2 调制器用于小数分频合成器中可以很好地解决他的相位噪声的问题, 大大促进了小数分频技 ...
汇编语言 万年历数字钟是一种用万年历时钟芯片实现年、月、日、时、分、秒计时
万年历数字钟是一种用万年历时钟芯片实现年、月、日、时、分、秒计时，并通过单片机处理后送给显示芯片显示的装置，与机械式时钟相比具有更高的准确性和直观性，且具有更长的使用寿命。本系统还可以扩展为可调的自动开关,对家电对用电设备进行控制,笔者在随后改制成为可调时的自动断电的供电系统. ...
单片机开发 数字电压表中常采用式ADC0832。DAC0832是8位串行A/D转换器；转换速度较高（250KHz时转换时间32ms）；单电源供电
数字电压表中常采用式ADC0832。DAC0832是8位串行A/D转换器；转换速度较高（250KHz时转换时间32ms）；单电源供电，功耗低（15mw）。具有较高的抗干扰特性。
其他 数字钟是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时；显示满刻度为23时59分59秒
数字钟是一个将“时”“分”“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时；显示满刻度为23时59分59秒，另外具备校时功能和报时功能。因此，一个基本的数字钟电路主要由“时”“分”“秒”计数器校时电路组成。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累加60秒发送一个“分脉冲”信号 ...
汇编语言 EDA 数字钟实现文件 能够实现计时,闹钟,校时功能
EDA 数字钟实现文件 能够实现计时,闹钟,校时功能
matlab例程 传输矩阵法计算啁啾光栅反射谱 本节中给出传输矩阵法计算啁啾光栅反射谱和 时延的完整M at lab 程序实例, 本段代码在 M at lab513 和W indow s2000 环境中运行通过。
传输矩阵法计算啁啾光栅反射谱
本节中给出传输矩阵法计算啁啾光栅反射谱和
时延的完整M at lab 程序实例, 本段代码在
M at lab513 和W indow s2000 环境中运行通过。运行结果如图8 所示。可以改变光栅长度、有效折射率、折射率调制深度、啁啾系数等参数来获得不同参数下光栅反射谱和时延曲线。如果打开“％ 切趾”行的屏蔽 ...
Linux/Unix编程 1、有数字钟功能；（不包括校时等功能） 2、可设置六个时间
1、有数字钟功能；（不包括校时等功能）
2、可设置六个时间，定时打铃
3、响铃5秒钟。
VHDL/FPGA/Verilog VHDL数字钟设计程序 设计要求 基本要求： 1、24小时计数显示； 2、具有校时功能（时
VHDL数字钟设计程序
设计要求
基本要求：
1、24小时计数显示；
2、具有校时功能（时，分） ；
附加要求：
1、实现闹钟功能（定时，闹响）；
汇编语言 程序运行时使PC机成为一架可弹奏的“钢琴”。当按下数字1~8时
程序运行时使PC机成为一架可弹奏的“钢琴”。当按下数字1~8时，依次发出1、2、3、4、5、6、7、i八个音调，按“.”则退出“钢琴”状态。