搜索结果
找到约 21,283 项符合
数字功放电路 的查询结果
编译器/解释器 7段数码是纯组合电路
7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计，输出信号 ...
单片机开发 数字频率计数器又称通用计数器
数字频率计数器又称通用计数器，是电子测量领域中最常见的测量仪器之一。它可以测量正弦波的频率（周期），脉冲波的频率（周期），脉冲宽度等时间参数。在通信，电子等领域中有广泛的应用。本文对传统的测频方法中存 在的精度低的问题进行了分析：数字频率计数器在测量高频信号时能够达到足够高的测量精度，但在测低频信号 ...
软件设计/软件工程 【设计题目】 多功能数字钟的设计 【设计目的】 1掌握数字系统的分析和设计方法 2能够熟练的、合理的选用集成电路器件 3熟悉EWB软件的使用。 【设计指标及要求】 设计一个多功能数字
【设计题目】
多功能数字钟的设计
【设计目的】
1掌握数字系统的分析和设计方法
2能够熟练的、合理的选用集成电路器件
3熟悉EWB软件的使用。
【设计指标及要求】
设计一个多功能数字钟，以一昼夜24小时为一个计数周期。准确计时，具有“时”“分”“秒”数字显示。整点能自动打点、报时。要求报时声响四低一高，最后一响 ...
软件设计/软件工程 中南大学数字电子技术课程设计--数字钟的设计 一.设计目的 1. 进一步掌握各芯片的逻辑功能及使用方法。 2. 进一步掌握数字钟的设计方法和和计数器相互级联的方法。 3. 进一步掌握数字系统的
中南大学数字电子技术课程设计--数字钟的设计
一.设计目的
1. 进一步掌握各芯片的逻辑功能及使用方法。
2. 进一步掌握数字钟的设计方法和和计数器相互级联的方法。
3. 进一步掌握数字系统的设计和数字系统功能的测试方法。
4. 进一步掌握数字系统的制作和布线方法。
二.设计要求
1．设计指标
&#61656 数字钟具有显示时、分 ...
嵌入式/单片机编程 高速PCB设计指南之（一~八 ）目录 一、 1、PCB布线 2、PCB布局 3、高速PCB设计 二、 1、高密度（HD）电路设计 2、抗干扰技术 3、PCB的可靠性设计 4、电磁
高速PCB设计指南之（一~八 ）目录
一、
1、PCB布线
2、PCB布局
3、高速PCB设计
二、
1、高密度（HD）电路设计
2、抗干扰技术
3、PCB的可靠性设计
4、电磁兼容性和PCB设计约束
三、
1、改进电路设计规程提高可测性
2、混合信号PCB的分区设计
3、蛇形走线的作用
4、确保信号完整性的电路板设计准则
四、
1、印制电路板的可 ...
数学计算 DFT(Discrete Fourier Transformation)是数字信号分析与处理如图形、语音及图像等领域的重要变换工具
DFT(Discrete Fourier Transformation)是数字信号分析与处理如图形、语音及图像等领域的重要变换工具，直接计算DFT的计算量与变换区间长度N的平方成正比。当N较大时，因计算量太大，直接用DFT算法进行谱分析和信号的实时处理是不切实际的。快速傅立叶变换(Fast Fourier Transformation，简称FFT)使DFT运算效率提高1～2个数 ...
嵌入式/单片机编程 南京大学电子系抢答电路仿真课件
南京大学电子系抢答电路仿真课件，帮助您学习数字电路，希望大家多多支持！
系统设计方案 ：介绍了一种基于数字信号处理器（DSP）的移相调频（Phase-Shifted and Frequency-Varied
：介绍了一种基于数字信号处理器（DSP）的移相调频（Phase-Shifted and Frequency-Varied，PSFV）PWM控制
逆变电源，给出了主电路拓扑结构，分析了其控制原理并设计了其控制程序流程图。新颖的PSFV 控制能够实现输出
电压90％的调整率，输出电流波动小于单纯移相调功PWM方式，并在轻载时保持连续。功率开关器件零电压零电流 ...
其他书籍 针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的 新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电
针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的
新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利
用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/ 30 kW 的感 ...
VHDL/FPGA/Verilog 16位数字相关器
16位数字相关器，通过4个4位相关器和两级加法电路组成