搜索结果
找到约 11,704 项符合
数字仪表 的查询结果
按分类筛选
- 全部分类
- 技术资料 (23)
- 学术论文 (20)
- 单片机编程 (17)
- VIP专区 (11)
- 技术书籍 (7)
- 单片机开发 (6)
- 测试测量 (5)
- 电源技术 (4)
- 其他 (4)
- 其他 (4)
- 模拟电子 (3)
- 传感与控制 (3)
- 开发工具 (2)
- 其他嵌入式/单片机内容 (2)
- 软件设计/软件工程 (2)
- 其他书籍 (2)
- 电子书籍 (2)
- 手册 (2)
- 测试技术 (1)
- 实用电子技术 (1)
- 教程资料 (1)
- 嵌入式综合 (1)
- 无线通信 (1)
- ARM (1)
- 实用工具 (1)
- 可编程逻辑 (1)
- EDA相关 (1)
- 嵌入式/单片机编程 (1)
- matlab例程 (1)
- Delphi控件源码 (1)
- 系统设计方案 (1)
教程资料 在利用FPGA实现数字信号处理方面
在利用FPGA实现数字信号处理方面,分布式算法发挥着关键作用,与传统的乘积-积结构相比,具有并行处理的高效性特点。详细研究了基于FPGA、采用分布式算法实现FIR数字滤波器的原理和方法,并通过Xilinx ISE在Modelsim下进行了仿真。 ...
教程资料 使用cpld设计数字系统的完全过程
文中给出了使用cpld设计数字系统的完全过程,希望对初学者有所帮助
教程资料 一个好程序关于CPLD的直线插补在数字积分中的应用
一个好程序关于CPLD的直线插补在数字积分中的应用
教程资料 < FPGA数字电子系统设计与开发实例导航> 一书的代码
< FPGA数字电子系统设计与开发实例导航> 一书的代码,FPGA数字电子系统设计与开发实例导航,用硬件描述语言编写的,I2C,UART,USB,VGA,CAN-BUS,网络等等的书籍配套原代码。。。。\r\n使用方法:\r\n1.拷贝到硬盘。\r\n2.用ISE创建项目,分别加入各个代码文件,即可。 ...
教程资料 FPGA 数字电路 时序 时延路径 建立时间 保持时间
关键词:FPGA 数字电路 时序 时延路径 建立时间 保持时间
教程资料 用CPLD设计实现一个具有预置数的数字钟
本设计要实现一个具有预置数的数字钟的设计,具体要求如下:\r\n1. 正确显示年、月、日 \r\n2. 正确显示时、分、秒 \r\n3. 具有校时,整点报时和秒表功能 \r\n4. 进行系统模拟仿真和下载编程实验,验证系统的正确性 \r\n
教程资料 数字信号处理在FPGA上实现的经典教材
数字信号处理在FPGA上实现的经典教材,本书详细介绍了数字信号处理的算法,以及其在FPGA上用硬件描述语言实现
教程资料 数字信号处理的FPGA实现(第二版)书的源代码。
数字信号处理的FPGA实现(第二版)书的源代码。
教程资料 一种用CPLD设计GPS数字通道相关器中C/A码产生嚣的方法
摘要本文介绍了一种用CPLD设计GPS数字通道相关器中C/A码产生嚣的方法,详细分析了设计原理并给出了相应的仿真结果.这种设计方法已在我们研制的GPS,GLONASS兼容机中得到实际应用。
教程资料 《FPGA数字电子系统设计与开发实例导航》的配套光盘
《FPGA数字电子系统设计与开发实例导航》的配套光盘,Verilog编写,USB、I2C、MAC的接口设计