搜索结果
找到约 5,964 项符合
效率优化 的查询结果
按分类筛选
- 全部分类
- 学术论文 (55)
- 技术资料 (26)
- matlab例程 (10)
- 人工智能/神经网络 (9)
- 数据结构 (8)
- 压缩解压 (7)
- 电源技术 (5)
- 单片机编程 (5)
- DSP编程 (5)
- Java编程 (5)
- 可编程逻辑 (4)
- 其他 (4)
- 其他书籍 (4)
- 电子书籍 (4)
- 数值算法/人工智能 (4)
- 嵌入式综合 (3)
- 技术书籍 (3)
- 软件设计/软件工程 (3)
- 精品软件 (3)
- 模拟电子 (2)
- 通信网络 (2)
- 无线通信 (2)
- 测试测量 (2)
- 加密解密 (2)
- 书籍源码 (2)
- 文章/文档 (2)
- 数学计算 (2)
- 通讯/手机编程 (2)
- 编译器/解释器 (2)
- 源码 (2)
- ALTERA FPGA开发软件 (1)
- 多媒体处理 (1)
- Genesis (1)
- PCB相关 (1)
- autocad教程 (1)
- 教程资料 (1)
- 传感与控制 (1)
- 机械电子 (1)
- 开发工具 (1)
- 工控技术 (1)
- 设计相关 (1)
- 游戏 (1)
- *行业应用 (1)
- 汇编语言 (1)
- 单片机开发 (1)
- VC书籍 (1)
- OA系统 (1)
- 其他行业 (1)
- 文件格式 (1)
- Delphi控件源码 (1)
- J2ME (1)
- 中间件编程 (1)
- 嵌入式/单片机编程 (1)
- Linux/Unix编程 (1)
- uCOS (1)
- 软件工程 (1)
- 数据库系统 (1)
- 手机WAP编程 (1)
- 电子政务应用 (1)
- 能源行业(电力石油煤炭) (1)
- 其他文档 (1)
- 论文 (1)
- 软件 (1)
可编程逻辑 Altera_CPLD的资源优化
04_Altera_CPLD的资源优化
可编程逻辑 Altera_FPGA的资源优化
03_Altera_FPGA的资源优化
可编程逻辑 Quartus II时序优化策略
02_Quartus II时序优化策
可编程逻辑 基于FPGA数字电压表的设计报告
基于FPGA数字电压表的设计
EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪60年代中期从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。 EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件 ...
可编程逻辑 高级FPGA设计 结构、实现和优化
高级FPGA设计结构、实现和优化
作者：（美）克里兹著，孟宪元译；出版社：机械工程出版社
学FPGA不一定需要开发板，自己学会modelsim仿真、写testbench，用PC机仿真就能有不少长进。这些都看完，剩下的就靠做项目自己领悟，再加上高手指点。
《高级FPGA设计：结构、实现也优化》以FPGA设计为主题， ...
可编程逻辑 中望cad 2010简体中文版下载
中望CAD2010体验版正式发布。作为中望公司的最新年度力作，在继承以往版本优势的基础上，中望CAD2010融入了以“安全漏洞抓取、内存池优化、位图和矢量图混合处理”等多项可以极大提高软件稳定性和效率的中望正在申请全球专利的独创技术，新增了众多实用的新功能，在整体性能上实现了巨大的飞跃，主要体现在以下 ...
可编程逻辑 基于FPGA的传统DDS方法优化设计
基于FPGA的传统DDS方法优化设计
可编程逻辑 充分利用IP以及拓扑规划提高PCB设计效率
本文探讨的重点是PCB设计人员利用IP，并进一步采用拓扑规划和布线工具来支持IP，快速完成整个PCB设计。从图1可以看出，设计工程师的职责是通过布局少量必要元件、并在这些元件之间规划关键互连路径来获取IP。一旦获取到了IP，就可将这些IP信息提供给PCB设计人员，由他们完成剩余的设计。 图1：设计工程师获取IP，PCB设计人 ...
可编程逻辑 如何快速创建开关电源的PCB版图设计
如今的开关稳压器和电源越来越紧凑，性能也日益强大，而越来越高的开关频率是设计人员面临的主要问题之一，正是它使得PCB的设计越来越困难。事实上，PCB版图已经成为区分好与差的开关电源设计的分水岭。本文针对如何一次性创建优秀PCB版图提出一些建议。考虑一个将24V降为3.3V的3A开关稳压器。设计这样一个10W稳压器初看起 ...
可编程逻辑 基于FPGA的数字三相锁相环的优化设计
数字三相锁相环中含有大量乘法运算和三角函数运算，占用大量的硬件逻辑资源。为此，提出一种数字三相锁相环的优化实现方案，利用乘法模块复用和CORDIC算法实现三角函数运算，并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确 ...