搜索结果
找到约 26,156 项符合
抢答器电路 的查询结果
按分类筛选
VHDL/FPGA/Verilog 半整数分频器电路的VHDL源程序
半整数分频器电路的VHDL源程序，供大家学习和讨论。
其他 555定时器电路设计软件(转载) 555定时器电路设计软件(转载)
555定时器电路设计软件(转载)
555定时器电路设计软件(转载)
VHDL/FPGA/Verilog VHDL电子抢答器的实现。有多个文件
VHDL电子抢答器的实现。有多个文件，主控件是用图行实现。其余各功能模块用VHDL实现
VHDL/FPGA/Verilog 微波炉定时器集成电路的设计 1、 控制状态机：工作状态状态转换。 2、 数据装入电路：根据控制信号选择定时时间、测试数据或完成信号的装入。 3、 定时器电路：负责完成烹调过程中的时间递减计
微波炉定时器集成电路的设计 1、 控制状态机：工作状态状态转换。
2、 数据装入电路：根据控制信号选择定时时间、测试数据或完成信号的装入。
3、 定时器电路：负责完成烹调过程中的时间递减计数和数据译码供给七段数码显示，同时还可以提供烹调完成时间的状态信号供控制状态机产生完成信号。 ...
其他 有线 无线 双模式八路抢答器 使用无线收发模块 编码解码芯片
有线 无线 双模式八路抢答器 使用无线收发模块 编码解码芯片
系统设计方案 一个基于485总线的抢答器系统的设计文档
一个基于485总线的抢答器系统的设计文档，参加电子竞赛的论文。
单片机开发 AT89c52单片机六路抢答器汇编语言文件
AT89c52单片机六路抢答器汇编语言文件
VHDL/FPGA/Verilog vhdl编写的智力抢答器程序
vhdl编写的智力抢答器程序，比较简单，仅供参考
VHDL/FPGA/Verilog 4人抢答器的硬件描述语言设计
4人抢答器的硬件描述语言设计，可以下载测试与仿真，通过EDA开发系统进行调试
VHDL/FPGA/Verilog 用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波
用verilog设计密勒解码器
一、题目：
设计一个密勒解码器电路
二、输入信号：
1． DIN：输入数据
2． CLK：频率为2MHz的方波，占空比为50％
3． RESET：复位信号，低有效
三、输入信号说明：
输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK时钟；数据流是由A、B、C三种信号组成；
A：前8个时钟保持“1”， ...