搜索结果

找到约 307 项符合 抖动 的查询结果

技术资料 AD9854中文资料

·300M内部时钟频率 ·可进行频移键控(FSK),二元相移键控(BPSK),相移键控(PSK),脉冲调频(CHIRP),振幅调制(AM)操作 ·正交的双通道12位D/A转换器 ·超高速比较器,3皮秒有效抖动偏差 ·外部动态特性: 80 dB无杂散动态范围(SFDR)@ 100 MHz (±1 MHz) AOUT ·4倍到20倍可编程基准时钟乘 ...
https://www.eeworm.com/dl/520581.html
下载: 1
查看: 134

技术资料 多载波DSCDMA系统同步的设计与FPGA实现.rar

PN码(伪随机码)的同步技术是CDMA系统的关键技术之一,包括PN码的捕获和跟踪。PN码同步性能的好坏决定着DS-CDMA系统的成败。 @@ 本文详细讨论了DS-CDMA系统的PN码捕获与跟踪技术,应用相关理论对多载波DS-CDMA系统的捕获与跟踪算法进行设计并在FPGA上实现。 @@ 首先对PN码的性能进行了理论分析,提出了本系统PN码的选取方 ...
https://www.eeworm.com/dl/896778.html
下载: 5
查看: 803

技术资料 应用于FPGA芯片时钟管理的锁相环设计实现

该文档为应用于FPGA芯片时钟管理的锁相环设计实现讲解文档摘 要: 设计了一种嵌入于 FPGA 芯片的锁相环, 实现了四相位时钟、倍频、半整数可编程分频、可调节相位输出 功能, 满足对于 FPGA 芯片时钟管理的要求. 锁相环采用了自偏置结构, 拓展了锁相环的工作范围, 缩短了锁定时 间, 其阻尼系数以及环路带宽和工作频率的比值都 ...
https://www.eeworm.com/dl/846179.html
下载: 8
查看: 6844

学术论文 基于FPGA的高速串行接口模块仿真设计.rar

现代社会信息量爆炸式增长,由于网络、多媒体等新技术的发展,用户对带宽和速度的需求快速增加。并行传输技术由于时钟抖动和偏移,以及PCB布线的困难,使得传输速率的进一步提升面临设计的极限;而高速串行通信技术凭借其带宽大、抗干扰性强和接口简单等优势,正迅速取代传统的并行技术,成为业界的主流。 本论文针对目前比 ...
https://www.eeworm.com/dl/514/9223.html
下载: 94
查看: 1165

学术论文 应用于十万门FPGA的全数字锁相环设计

在过去的十几年间,FPGA取得了惊人的发展:集成度已达到1000万等效门、速度可达到400~500MHz。随着FPGA的集成度不断增大,在高密度FPGA中,芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在,解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时, ...
https://www.eeworm.com/dl/514/13062.html
下载: 96
查看: 1112

单片机编程 单片机复位电路设计

一概述影响单片机系统运行稳定性的因素可大体分为外因和内因两部分1. 外因􀁺 射频干扰它是以空间电磁场的形式传递在机器内部的导体引线或零件引脚感生出相应的干扰可通过电磁屏蔽和合理的布线/器件布局衰减该类干扰􀁺 电源线或电源内部产生的干扰它是通过电源线或电源内的部件耦合或直接传导可通过电源滤波 ...
https://www.eeworm.com/dl/502/31592.html
下载: 163
查看: 1109

技术资料 高速数字设计中文版带书签

【作 者】(美)霍华德·约翰逊(Howard Johnson),(美)Martin Graham著;沈立等译本教材结合了数字和模拟电路理论,对高速数字电路系统设计中的信号完整性和EMC方面的问题进行了讨论和研究。书中详细讨论了涉及信号完整性方面的传输线、时钟偏移和抖动、端接、过孔等问题。第1章  基础知识 18 1.1 频率与时间 18 ...
https://www.eeworm.com/dl/832600.html
下载: 17
查看: 10198

技术资料 EMC电磁兼容设计与测试案例分析

EMC电磁兼容设计与测试案例分析 介绍的非常详细 适合初学者EMC电磁兼容设计与测试案例分析》是2010年电子工业出版社出版的图书,作者是郑军奇。《EMC电磁兼容设计与测试案例分析(第2版)》以EMC:案例分析为主线,通过案例描述、分析来介绍产品设计中的EMC技术,向读者介绍产品设计过程中有关EMC:的实用设计技术与诊断技 ...
https://www.eeworm.com/dl/852868.html
下载: 9
查看: 5795

技术资料 基于FPGA的高速串行接口模块仿真设计.rar

现代社会信息量爆炸式增长,由于网络、多媒体等新技术的发展,用户对带宽和速度的需求快速增加。并行传输技术由于时钟抖动和偏移,以及PCB布线的困难,使得传输速率的进一步提升面临设计的极限;而高速串行通信技术凭借其带宽大、抗干扰性强和接口简单等优势,正迅速取代传统的并行技术,成为业界的主流。 本论文针对目前比 ...
https://www.eeworm.com/dl/887546.html
下载: 10
查看: 4208

技术资料 应用于十万门FPGA的全数字锁相环设计.rar

在过去的十几年间,FPGA取得了惊人的发展:集成度已达到1000万等效门、速度可达到400~500MHz。随着FPGA的集成度不断增大,在高密度FPGA中,芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在,解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时, ...
https://www.eeworm.com/dl/897376.html
下载: 4
查看: 872