搜索结果
找到约 2,122 项符合
抑制元件 的查询结果
按分类筛选
PCB相关 高速PCB基础理论及内存仿真技术(经典推荐)
第一部分 信号完整性知识基础.................................................................................5第一章 高速数字电路概述.....................................................................................51.1 何为高速电路.................................................................. ...
PCB相关 PCB布线原则
PCB 布线原则连线精简原则连线要精简，尽可能短，尽量少拐弯，力求线条简单明了，特别是在高频回路中，当然为了达到阻抗匹配而需要进行特殊延长的线就例外了，例如蛇行走线等。安全载流原则铜线的宽度应以自己所能承载的电流为基础进行设计，铜线的载流能力取决于以下因素：线宽、线厚（铜铂厚度）、允许温升等，下表给出了 ...
PCB相关 共模干扰差模干扰及其抑制技术分析
共模干扰和差模干扰是电子、
电气产品上重要的干扰之一，它们
可以对周围产品的稳定性产生严重
的影响。在对某些电子、电气产品
进行电磁兼容性设计和测试的过程
中，由于对各种电磁干扰采取的抑
制措施不当而造成产品在进行电磁
兼容检测时部分测试项目超标或通
不过EMC 测试，从而造成了大量人
力、财力的浪费 ...
PCB相关 电路板级的电磁兼容设计
电路板级的电磁兼容设计:本应用文档从元件选择、电路设计和印制电路板的布线等几个方面讨论了电路板级的电磁兼容性（EMC）设计。本文从以下几个部分进行论述：第一部分：电磁兼容性的概述第二部分：元件选择和电路设计技术第三部分：印制电路板的布线技术附录A：电磁兼容性的术语附录B：抗干扰的测量标准第一部分 — 电磁干 ...
电源技术 一种抑制电源分配网络并联谐振的方法
提出一种增加去耦支路损耗抑制电源分配网络PDN中并联谐振的方法。该方法通过在去耦支路引入一个串联电阻，使PDN的损耗增加，从而抑制PDN并联谐振。给出了理论模型，借助Hyperlynx PI仿真软件在DM642板卡上进行仿真实验。结果表明，在去耦支路引入一个0.45 Ω电阻，可将PDN并联谐振处的品质因数Q从282抑制到13。同时， ...
电源技术 全桥变换器中磁通不平衡的抑制_高春轩
全桥变换器中磁通不平衡的抑制。
电源技术 一种高电源抑制比的CMOS带隙基准电压源设计
介绍一种基于CSMC0.5 μm工艺的低温漂高电源抑制比带隙基准电路。本文在原有Banba带隙基准电路的基础上，通过采用共源共栅电流镜结构和引入负反馈环路的方法，大大提高了整体电路的电源抑制比。 Spectre仿真分析结果表明：在-40~100 ℃的温度范围内，输出电压摆动仅为1.7 mV，在低频时达到100 dB以上的电源抑制比（PSRR） ...
电源技术 高电源抑制比带隙基准电路设计
介绍一种高电源抑制比带隙基准电路的设计与验证
电源技术 ESD静电抑制器资料
ESD静电抑制资料。