搜索结果
找到约 1,052 项符合
手动复位 的查询结果
按分类筛选
VHDL/FPGA/Verilog 附件 介绍了如何 使用compxlib命令编译Xilinx的ModelSim仿真库
附件 介绍了如何 使用compxlib命令编译Xilinx的ModelSim仿真库，创建这个仿真库对ISE调用modelsim是必不可少的一步,该法完全自动化，免去繁杂的手动操作，是创建这个仿真库最简洁的方法之一
VHDL/FPGA/Verilog 是vhdl语言
是vhdl语言，在fpga开发板上实现十进制技术（7段数码管显示），包括复位，清零，计数使能。
matlab例程 快速反卷积。计算速度很快
快速反卷积。计算速度很快，必要的时候需要手动更改m文件里的fft点数以改变计算精度。很好的代码。
单片机开发 全速运行程序
全速运行程序，可看到串口调试助手的接收区显示“41 42 43 44 45 46 47 48”。手动发送“0102030405060708091011”，打开WATCH窗口可看到50H~5AH地址单元的值为“0102030405060708091011”，请注意50H单元是串口接收数据起始存放地址，70H单元是串口接收数据结束存放地址。 ...
单片机开发 Tea5767的3线控制程序
Tea5767的3线控制程序，M8单片机，采用3线控制，内有电路原理图，可手动指定频率，也可以上下搜索
VHDL/FPGA/Verilog 电子时钟 EDA 基本要求： 24小时计数显示； 具有校时功能（时
电子时钟 EDA
基本要求：
24小时计数显示；
具有校时功能（时，分）
附加要求
1、秒表功能（复位，计时
系统设计方案 1. 完成时／分／秒的依次显示并正确计数
1. 完成时／分／秒的依次显示并正确计数，利用六位数码管显示；
2. 时／分／秒各段个位满10正确进位，秒／分能做到满60向前进位，有系统时间清零功能；
3. 定时器：实现整点报时，通过扬声器发出高低报时声音；
4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整；
5. 闹钟：实现分/时闹钟 ...
FlashMX/Flex源码 1.配置java环境
1.配置java环境，JDK1.5以上和安装MYSQL5.0(配置好java的环境变量)
2.在SQL文件里，把role.sql，sql.sql，insert.sql按照这个顺利插进MYSQL数据库里
3.修改FlashNetGame\classes文件夹下面的hibernate.cfg.xml文件，修改里面的数据库连接地址和用户密码什么的
4.把NetGameFalsh文件夹里面的NetGame.swf的打包成.exe文件（如 ...
MTK 升级前需要安装DL串口驱动：PL-2303 Driver Installer.exe（假如以前已经安装过驱动
升级前需要安装DL串口驱动：PL-2303 Driver Installer.exe（假如以前已经安装过驱动，可以跳过此项）
插入DL数据线，确定可以连接上电脑！（请注意DL线电源线不要短路，手机没有电时升级请外接4.2V的外置电源）
请确定手机在电量足够的情况下升级。
1，解压common.rar文件，打文件夹中的M ...