搜索结果
找到约 3,775 项符合
截止频率 的查询结果
按分类筛选
嵌入式/单片机编程 I2C程序函数是采用软件延时的方法产生SCL脉冲,对高晶振频率要作一定的修改 C％NG#A1e0(本例是3us机器周期,如果系统对时间要求不是很重要的话,最好在每个单元读写结束时加个延时
I2C程序函数是采用软件延时的方法产生SCL脉冲,对高晶振频率要作一定的修改
C％NG\#A1e0(本例是3us机器周期,如果系统对时间要求不是很重要的话,最好在每个单元读写结束时加个延时，
$`Z(U n+b0T m0测试有子地址器件函数，未测试无地址的器件，适合器件地址和子地址小于256的器件， 大于256的单元的器件可以自己改写)。
t d ` U4A! ...
中间件编程 pll 的64倍频 锁相环技术用 实现倍频 从而达到对频率的分频
pll 的64倍频
锁相环技术用 实现倍频 从而达到对频率的分频
VHDL/FPGA/Verilog (1)设计4位十进制频率计测量范围: 1Hz～9999Hz (2）测量的数值通过4个数码管显示 (3）频率超过9999Hz时
(1)设计4位十进制频率计测量范围: 1Hz～9999Hz
(2）测量的数值通过4个数码管显示
(3）频率超过9999Hz时，溢出指示灯亮，可以作为扩大测量范围的接口
通讯/手机编程 频率合成器环路滤波器的设计
频率合成器环路滤波器的设计，介绍由集成锁相芯片PE3236 和集成锁相芯片ADF4107 组成的单环锁相环常用的环路滤波器。
VHDL/FPGA/Verilog 小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾, 但是却引入了严重的相位噪声, 传统的相位补偿方法由于对Aö D 等数字器件的要求很高并具有滞后性实现难度较大。$2 调制器
小数分频技术解决了锁相环频率合成器中的频率分辨率和转换时间的矛盾, 但是却引入了严重的相位噪声,
传统的相位补偿方法由于对A&ouml D 等数字器件的要求很高并具有滞后性实现难度较大。$2 调制器对噪声具有整形的功
能, 因而将多阶的$2 调制器用于小数分频合成器中可以很好地解决他的相位噪声的问题, 大大促进了小数分频技 ...
VHDL/FPGA/Verilog 《DDS原理简介(中文)》DDS即直接数字频率合成器
《DDS原理简介(中文)》DDS即直接数字频率合成器，原理及系统设计实现
嵌入式/单片机编程 1602lcd显示频率计 通过了proteus仿真
1602lcd显示频率计 通过了proteus仿真
VHDL/FPGA/Verilog 用Verilog HDL / VHDL实现的数字频率计（完整实验报告）
用Verilog HDL / VHDL实现的数字频率计（完整实验报告）
单片机开发 直接数字频率合成,我在全国电子设计大赛的时候所用的程序
直接数字频率合成,我在全国电子设计大赛的时候所用的程序