搜索结果
找到约 3,775 项符合
截止频率 的查询结果
按分类筛选
单片机开发 用外部中断测频率：从P3.7端口引入频率
用外部中断测频率：从P3.7端口引入频率，利用下降沿触发外部中断测一个波形的周期，通过四段数码管显示测试数据
其他嵌入式/单片机内容 等精度频率计
等精度频率计，包含LCD1602液晶显示驱动
单片机开发 C51音乐程序(八月桂花) [功能] 通过单片机演奏音乐 //本例采用89C52, 晶振为11.0592MHZ //关于如何编制音乐代码, 其实十分简单,各位可以看以下代码. //频率常数
C51音乐程序(八月桂花)
[功能] 通过单片机演奏音乐
//本例采用89C52, 晶振为11.0592MHZ
//关于如何编制音乐代码, 其实十分简单,各位可以看以下代码.
//频率常数即音乐术语中的音调,而节拍常数即音乐术语中的多少拍
数值算法/人工智能 1. 最早截止时间优先EDF（Earliest DeadlineFirst）算法是非常著名的实时调度算法之一。在每一个新的就绪状态
1. 最早截止时间优先EDF（Earliest DeadlineFirst）算法是非常著名的实时调度算法之一。在每一个新的就绪状态，调度器都是从那些已就绪但还没有完全处理完毕的任务中选择最早截止时间的任务，并将执行该任务所需的资源分配给它。在有新任务到来时，调度器必须立即计算EDF，排出新的定序，即正在运行的任务被剥夺，并且按照 ...
系统设计方案 15693天线设计.rar是浪括了所有13.56高频率射频读卡芯片的天线设计部分
15693天线设计.rar是浪括了所有13.56高频率射频读卡芯片的天线设计部分，里面有天线参数自动计算公式，50欧姆天线设计方法等等... 非常好用的资料！开发射频必备
VHDL/FPGA/Verilog 这个是在vhdl环境下的频率计的系统设计。
这个是在vhdl环境下的频率计的系统设计。
VHDL/FPGA/Verilog [frequent.rar] - 等精度频率计的设计
[frequent.rar] - 等精度频率计的设计，已经在实验箱上运行的。
VHDL/FPGA/Verilog 用quartus6原理编辑方式写的简易频率计我自己的实验来的 保证能使请您认真查看谢谢
用quartus6原理编辑方式写的简易频率计我自己的实验来的 保证能使请您认真查看谢谢
VHDL/FPGA/Verilog 用QUARTUS编译通过的等精度频率计
用QUARTUS编译通过的等精度频率计，我错误，但有几个警告（不影响设计）。我的毕业设计啊！！！