搜索结果

找到约 17,121 项符合 我们需要规划 的查询结果

通信网络 实现千兆位串行I_O的相关技术

一名设计工程师怎样才能真正充分利用串行I/O的各种技术呢?在开始设计之前,我们需要知道什么对于实现串行I/O是有益的。我们需要研究一些基于串行设计的单元器件,从而了解一下是否有现成的工具可以帮助实现串行I/O。
https://www.eeworm.com/dl/564/33610.html
下载: 162
查看: 1032

通信网络 如何编写应用程序与USB HID设备通讯

  我们如果想实现一个USB 的HID 类设备,不需要在Windows 下开发自己的驱动程序。HID不一定要是标准的外设类型,唯一的要求是交换的数据存储在报文的结构内,设备固件必须支持报文的格式。任何工作在该限制之内的设备都可以成为一个HID,例如温度计、电压计、读卡机等。报文的格式是由报告描述符决定的,所以只要 ...
https://www.eeworm.com/dl/564/33792.html
下载: 141
查看: 1286

教程资料 Allegro FPGA System Planner中文介绍

  完整性高的FPGA-PCB系统化协同设计工具   Cadence OrCAD and Allegro FPGA System Planner便可满足较复杂的设计及在设计初级产生最佳的I/O引脚规划,并可透过FSP做系统化的设计规划,同时整合logic、schematic、PCB同步规划单个或多个FPGA pin的最佳化及layout placement,借由整合式的界面以减少重复在design及P ...
https://www.eeworm.com/dl/cadence/doc/36668.html
下载: 157
查看: 1182

开发工具 12306安全证书下载

12306太难进了,好不容易今晚进去了,结果因没装安全证书,付款时没完成,太可惜了。所以给大家共享一下12306安全证书下载。 12306安全证书安装方法: 步骤一:双击根证书文件 弹出证书属性的对话框,此时该根证书并不受信任,我们需要将其加入“受信任的根证书颁发机构”,如右图所示: 步骤二:点击“安 ...
https://www.eeworm.com/dl/550/37995.html
下载: 26
查看: 1088

开发工具 FANUCPMC密码破解2

问:运行本软件出现缺少COMDLG32.OCX的提示,并无法执行。 答:您的计算机上没有安装COMDLG32.OCX控件,请将软件目录下的COMDLG32.OCX文件复制到\windows\system32\即可。 FANUC系统得PMC有2种密码,一个是显示密码,就是可以观看PMC程序,一个是编辑密码,可以修改&观看 PMC程序。如果PMC设置了编辑密码,那么我 ...
https://www.eeworm.com/dl/550/38010.html
下载: 169
查看: 1071

CAM FANUCPMC密码破解2

问:运行本软件出现缺少COMDLG32.OCX的提示,并无法执行。 答:您的计算机上没有安装COMDLG32.OCX控件,请将软件目录下的COMDLG32.OCX文件复制到\windows\system32\即可。 FANUC系统得PMC有2种密码,一个是显示密码,就是可以观看PMC程序,一个是编辑密码,可以修改&观看 PMC程序。如果PMC设置了编辑密码,那么我 ...
https://www.eeworm.com/dl/CAM/38048.html
下载: 159
查看: 1188

实用工具 12306安全证书下载

12306太难进了,好不容易今晚进去了,结果因没装安全证书,付款时没完成,太可惜了。所以给大家共享一下12306安全证书下载。 12306安全证书安装方法: 步骤一:双击根证书文件 弹出证书属性的对话框,此时该根证书并不受信任,我们需要将其加入“受信任的根证书颁发机构”,如右图所示: 步骤二:点击“安 ...
https://www.eeworm.com/dl/551/38602.html
下载: 130
查看: 1030

可编程逻辑 AD中关于Gerber文件的输出

PCB设计完成后我们需要进行Gerber文件的输出,方便PCB板厂进行生产,下面以一个6层板为实例,给大家介绍下Gerber文件输出的步骤和详细设置。
https://www.eeworm.com/dl/kbcluoji/38631.html
下载: 145
查看: 1025

可编程逻辑 Allegro FPGA System Planner中文介绍

  完整性高的FPGA-PCB系统化协同设计工具   Cadence OrCAD and Allegro FPGA System Planner便可满足较复杂的设计及在设计初级产生最佳的I/O引脚规划,并可透过FSP做系统化的设计规划,同时整合logic、schematic、PCB同步规划单个或多个FPGA pin的最佳化及layout placement,借由整合式的界面以减少重复在design及P ...
https://www.eeworm.com/dl/kbcluoji/38902.html
下载: 57
查看: 1147

可编程逻辑 Hyperlynx仿真应用:阻抗匹配

Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例,简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计),其中DRAM作为DSP的扩展Memory(64位宽度,低8bit还经过3245接到FLASH和其它芯片),DRAM时钟频率133M。因为频率较高,设计过程中我们需要考虑DRAM的数据 ...
https://www.eeworm.com/dl/kbcluoji/40436.html
下载: 46
查看: 1126