搜索：总线时钟 - 虫虫下载站

教程资料  基于FPGA的单总线(ONE-WIRE)协议的实现源代码.

基于FPGA的单总线(ONE-WIRE)协议的实现源代码.

https://www.eeworm.com/dl/fpga/doc/18460.html

下载: 70

查看: 1217

教程资料  利用高速FPGA实现PCI总线接口的设计方案

PCI是一种高性能的局部总线规范，可实现各种功能标准的PCI总线卡。本文简要介绍了PCI总线的特点、信号与命令，提出了一种利用高速FPGA实现PCI总线接口的设计方案。\r\n

https://www.eeworm.com/dl/fpga/doc/18487.html

下载: 95

查看: 1059

教程资料  fpga实现CAN总线控制器源码(含详细说明)

fpga实现ＣＡＮ总线控制器源码,每个项目都有说明文件，介绍使用方法。

https://www.eeworm.com/dl/fpga/doc/18532.html

下载: 74

查看: 1168

教程资料  单片机与cpld总线方式通信

单片机与cpld总线方式通信，通过单片机io口模拟总线

https://www.eeworm.com/dl/Protel/doc/18561.html

下载: 50

查看: 1055

教程资料  CPLD/FPGA设计中的时钟应用讲解及其实例

CPLD/FPGA设计中的时钟应用讲解及其实例

https://www.eeworm.com/dl/fpga/doc/18566.html

下载: 60

查看: 1078

教程资料  基于FPGA的PCI总线接口的设计方案

基于FPGA的PCI总线接口的设计方案\r\n~！

https://www.eeworm.com/dl/fpga/doc/18580.html

下载: 117

查看: 1128

教程资料  CPLD与8051的总线接口的VHDL设计源码及原理图和说明

CPLD与8051的总线接口的VHDL设计源码,包括原理图,VHDL语言的源程序,仿真波形,设计的详细说明

https://www.eeworm.com/dl/Protel/doc/18584.html

下载: 162

查看: 1061

教程资料  基于计算机总线方式利用CPLD进行加密

基于计算机总线方式的，利用CPLD进行加密，具参考价值

https://www.eeworm.com/dl/Protel/doc/18592.html

下载: 173

查看: 1043

教程资料  采用MaxPlusII写的一个小时钟程序

采用MaxPlusII写的一个小时钟程序，也是供初学参考。呵呵。注///版主，开发环境里面没有MaxPlusII.

https://www.eeworm.com/dl/Protel/doc/18610.html

下载: 86

查看: 1056

教程资料  基于FPGA的can 总线设计

基于FPGA的can 总线设计，采用verilog语言编写。在FPGA的开发环境下，新建一个工程，然后将本文件中的各个源代码添加进工程里，即可运行仿真。

https://www.eeworm.com/dl/fpga/doc/18628.html

下载: 41

查看: 1105

搜索结果

按分类筛选