搜索结果
找到约 7,849 项符合
总线时钟 的查询结果
按分类筛选
- 全部分类
- 单片机编程 (79)
- VIP专区 (56)
- 学术论文 (34)
- 单片机开发 (33)
- 技术资料 (24)
- VHDL/FPGA/Verilog (10)
- 可编程逻辑 (8)
- 嵌入式/单片机编程 (7)
- PCB相关 (6)
- 嵌入式综合 (5)
- 其他嵌入式/单片机内容 (5)
- 微处理器开发 (5)
- 其他 (3)
- 汇编语言 (3)
- 接口技术 (2)
- 串口编程 (2)
- DSP编程 (2)
- 单片机相关 (1)
- 技术教程 (1)
- 技术书籍 (1)
- 模拟电子 (1)
- 电源技术 (1)
- 教程资料 (1)
- 驱动编程 (1)
- 系统设计方案 (1)
- 嵌入式Linux (1)
- 软件设计/软件工程 (1)
- 文章/文档 (1)
- 中间件编程 (1)
- 书籍 (1)
- 源码 (1)
单片机编程 单总线多点温度测量系统(DS18B20)
主要在于在系统启动时能利用二叉树搜索算法自动扫描单总线上的多个DS18B20,并提取它们各自的64位的ROM-ID号!通过这些ID号,就能对单总线上的多个DS18B20分别进行驱动了。每一行都有详细的标注,决对能节约你的程序阅读时间。单片机是51系列哈。如果有不明白的,请加QQ:278742825 ...
C/C++语言编程 基于单片机的秒,分,时可调时钟的设计
基于单片机的秒,分,时可调时钟的设计相关程序
。有关始终的设计请进入http://www.21ic.com/app/ce/201209/141515.htm
教程资料 影响FPGA设计中时钟因素的探讨
影响FPGA设计中时钟因素的探讨,能帮组FPGA的设计
教程资料 pci转local bus总线的应用
pci pci转local bus总线的应用,使用IPcore\r\nalter器件
教程资料 异步FIFO是用来适配不同异步FIFO采用了格雷(GRAY)变换技术和双端口RAM实现了不同时钟域之间的数据无损传输
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷(GRAY)变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点,使得整个系统可靠性高和抗干扰能力强,系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构, ...
教程资料 几个关于CPLD和CAN总线的资料
几个关于CPLD和CAN总线的资料,和大家共享
教程资料 基于FPGA和PLL的函数信号发生器时钟部分的实现
基于FPGA和PLL的函数信号发生器时钟部分的实现
教程资料 8051对FPGA的读写操作(FPGA和总线模式下的通信)
主要实现FPGA和总线模式下的通信可以实现8051对FPGA的读写操作