搜索结果
找到约 1,588 项符合
强度计 的查询结果
VHDL/FPGA/Verilog 用quartus6原理编辑方式写的简易频率计我自己的实验来的 保证能使请您认真查看谢谢
用quartus6原理编辑方式写的简易频率计我自己的实验来的 保证能使请您认真查看谢谢
VHDL/FPGA/Verilog 用QUARTUS编译通过的等精度频率计
用QUARTUS编译通过的等精度频率计，我错误，但有几个警告（不影响设计）。我的毕业设计啊！！！
Jsp/Servlet 一份关于计computerPad的java程序
一份关于计computerPad的java程序
数学计算 简单的练习 材料力学计算挠度及强度校核
简单的练习
材料力学计算挠度及强度校核
单片机开发 基于ADI公司加速度传感器的计步器算法,MCU采用ATMega48,加速度传感器采用ADXL330
基于ADI公司加速度传感器的计步器算法,MCU采用ATMega48,加速度传感器采用ADXL330
汇编语言 2.5GHz智频率计
2.5GHz智频率计
嵌入式/单片机编程 简易频率计 里面包含有程序及仿真 还有电路原理图
简易频率计 里面包含有程序及仿真
还有电路原理图
单片机开发 用汇编编写的运行在51单片机的简易频率计
用汇编编写的运行在51单片机的简易频率计，测量范围可以是1Hz-8MHz,
VHDL/FPGA/Verilog ：频率计。具有4位显示
：频率计。具有4位显示，能自动根据7位十进制计数的结果，自动选择有效数据的
--高4位进行动态显示。小数点表示是千位，即KHz。
VHDL/FPGA/Verilog ——9999计数器模块 四输出 设计要求频率计为四段显示
——9999计数器模块 四输出
设计要求频率计为四段显示，故计数器采用0~~9999计数，可以很好的利用数码管，以及增加频率计的精确度。模块内包含俩个进程，一为计数进程，二为时基信号控制计数模块数据输出进程。