搜索结果

找到约 11,116 项符合 建立时间 的查询结果

学术论文 FPGA可配置端口电路的设计

可配置端口电路是FPGA芯片与外围电路连接关键的枢纽,它有诸多功能:芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出),电压之间的转换,对外围芯片的驱动,完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法,依据可配置端口电路能实现的功能和工作原理,运用Cadence的设 ...
https://www.eeworm.com/dl/514/13658.html
下载: 155
查看: 1135

学术论文 由TMS320C32芯片实现陀螺仪漂移卡尔曼滤波算法研究

·摘要:  陀螺仪漂移数据经过处理后将是一组高度相关的平稳随机时间序列.在对陀螺仪漂移数据建立时间序列AR模型的基础上,考虑到精度与实时性的要求,采用卡尔曼滤波算法对捷联陀螺模拟漂移数据进行了处理,并运用基于TI公司的TMS320C32型DSP对算法进行了实验.通过实时考察实验系统算法程序的运行情况可以看出,卡尔曼滤 ...
https://www.eeworm.com/dl/514/14911.html
下载: 93
查看: 1142

模拟电子 MT-013 评估高速DAC性能

ADC需要FFT处理器来评估频谱纯度,DAC则不同,利用传统的模拟频谱分析仪就能直接 研究它所产生的模拟输出。DAC评估的挑战在于要产生从单音正弦波到复杂宽带CDMA信 号的各种数字输入。数字正弦波可以利用直接数字频率合成技术来产生,但更复杂的数字 信号则需要利用更精密、更昂贵的字发生器来产生。 评估高速DAC时,最重要 ...
https://www.eeworm.com/dl/571/20391.html
下载: 39
查看: 1049

模拟电子 带有增益提高技术的高速CMOS运算放大器设计

设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构,利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度,100 MS/s采样频率的高速流水线(Pipelined)ADC的运放。设计基于SMIC 0.25 μm CMOS工艺,在Cadence环境下对电路进行Spectre仿真。仿真结 ...
https://www.eeworm.com/dl/571/21020.html
下载: 85
查看: 1145

模拟电子 共源共栅两级运放中两种补偿方法的比较

给出了两种应用于两级CMOS 运算放大器的密勒补偿技术的比较,用共源共栅密勒补偿技术设计出的CMOS 运放与直接密勒补偿相比,具有更大的单位增益带宽、更大的摆率和更小的信号建立时间等优点,还可以在达到相同补偿效果的情况下极大地减小版图尺寸. 通过电路级小信号等效电路的分析和仿真,对两种补偿技术进行比较,结果验证了 ...
https://www.eeworm.com/dl/571/21253.html
下载: 153
查看: 1034

电源技术 一种无片外电容LDO的瞬态增强电路设计

利用RC高通电路的思想,针对LDO提出了一种新的瞬态增强电路结构。该电路设计有效地加快了LDO的瞬态响应速度,而且瞬态增强电路工作的过程中,系统的功耗并没有增加。此LDO芯片设计采用SMIC公司的0.18 μm CMOS混合信号工艺。仿真结果表明:整个LDO是静态电流为3.2 μA;相位裕度保持在90.19°以上;在电源电压为1.8 ...
https://www.eeworm.com/dl/505/22943.html
下载: 32
查看: 1070

单片机编程 MCS-51单片机与D/A转换器的接口和应用

DAC0832是一个8位D/A转换器芯片,单电源供电,从+5V~+15V均可正常工作,基准电压的范围为±10V,电流建立时间为1μs,CMOS工艺,低功耗20mW。其内部结构如图9.1所示,它由1个8位输入寄存器、1个8位DAC寄存器和1个8位D/A转换器组成和引脚排列如图1所示。 • DAC0832工作方式• ADC0809工作方式要求掌握:• ...
https://www.eeworm.com/dl/502/30715.html
下载: 85
查看: 1090

单片机编程 DA与AD转换

计算机应用中,有时需处理的信息不是数字量,而是一些随时间连续变化的模拟量,甚至是一些非电量,如温度、压力、速度等。模拟量的存储处理困难。首先将非电的模拟信号变成与之对应的模拟电信号,这要通过各种传感器来完成。计算机可处理的信息均是数字量(电脉冲信号)1和0,必须把要处理的模拟电量转换成数字化的电信号, ...
https://www.eeworm.com/dl/502/31515.html
下载: 142
查看: 1056

教程资料 基于FPGA的跳频系统快速同步算法设计与实现

同步技术是跳频系统的核心。本文针对FPGA的跳频系统,设计了一种基于独立信道法,同步字头法和精准时钟相结合的快速同步方法,同时设计了基于双图案的改进型独立信道法,同步算法协议,协议帧格式等。该设计使用VHDL硬件语言实现,采用Altera公司的EP3C16E144C8作为核心芯片,并在此硬件平台上进行了功能验证。实际测试表明 ...
https://www.eeworm.com/dl/fpga/doc/32118.html
下载: 154
查看: 1101

嵌入式综合 DDR2_SDRAM操作时序

介绍DDR2的时序计算,如建立时间,保持时间等。
https://www.eeworm.com/dl/566/35052.html
下载: 137
查看: 1103