搜索结果
找到约 30,731 项符合
延时控制 的查询结果
按分类筛选
- 全部分类
- 学术论文 (33)
- 单片机开发 (32)
- 技术资料 (26)
- 单片机编程 (25)
- VIP专区 (22)
- 汇编语言 (9)
- 电源技术 (6)
- VHDL/FPGA/Verilog (5)
- 模拟电子 (4)
- 其他 (4)
- 系统设计方案 (4)
- 教程资料 (3)
- 可编程逻辑 (3)
- 嵌入式/单片机编程 (3)
- 通讯编程文档 (2)
- 人工智能/神经网络 (2)
- 其他嵌入式/单片机内容 (2)
- 源码 (2)
- 笔记 (2)
- 行业应用文档 (1)
- 书籍源码 (1)
- 电机控制 (1)
- 技术书籍 (1)
- 教程资料 (1)
- 通信网络 (1)
- 传感与控制 (1)
- 无线通信 (1)
- 开发工具 (1)
- matlab例程 (1)
- 通讯/手机编程 (1)
- uCOS (1)
- VC书籍 (1)
- 文章/文档 (1)
- 电子技术 (1)
传感与控制 可编程控制器的典型工程应用
PCC塑料管材生产控制任务的实现：温度控制
塑料管材生产线一个明显的工艺特征就是将聚乙烯或聚丙稀原材料通过挤出机加热
熔融，利用特定的模具挤压出具有特定形状，管径及壁厚符合国家规定标准的不同规格的成品管材。由此可见，温度控制是管材生产工艺的重要组成部分，温度参数的精确度直接影响到管材的性能及质量。
...
传感与控制 自己动手制作红外线探测防盗器
工作原理            该装置电路原理见图1。由红外线传感器、信号放大电路、电压比较器、延时电路和音响报警电路等组成。红外线探测传感器IC1探测到前方人体辐射出的红外线信号时，由IC1的②脚输出微弱的电信号，经三极管VT1等组成第一级放大电路放大，再通过C2输入到运 ...
嵌入式综合 Linux下一种高性能定时器池的实现
提出Linux用户空间下的一种高性能定时器池的实现方法。主要基于时间轮、红黑树及Linux内核提供了一种利于管理的定时器句柄Timerfd。结合红黑树、位图、时间轮等技术，设计一种高性能级定时器池。池中定时器的粒度可达到40 ms，满足用户空间低延时的应用需求，同时又可以方便地管理一定数量的定时器。 ...
嵌入式综合 基于LPC2292的发声程序
开发板为Embest公司的LPCEB2000-B,本例程使用了定时器中断实现延时，对于研究LPC处理器中断的开发人员有所帮助！
无线通信 FM-DCSK混沌通信系统的原型设计
系统发射部分由Lorenz混沌电路和调频电路产生混沌调频载波信号,经采样后在FPGA中实现差分延时和调制;接收部分基于非相干相关法,位同步模块采用相关值与能量比值作为定时测度,通过设置门限和滑动搜索窗口寻找初始同步,而后引入数字锁相环进行相关峰值跟踪和位同步调整。
...
开发工具 温湿度传感器 sht11 仿真程序下载
温湿度传感器 sht11 仿真程序
sbit out =P3^0; //加热口
 //sbit input =P1^1;//检测口
 //sbit speek =P2^0;//报警
 sbit clo =P3^7;//时钟
 sbit ST =P3^5;//开始
 sbit EOC =P3^6;//成功信号
 sbit gwei =P3^4;//个位
 sbit&nb ...
可编程逻辑 可编辑程逻辑及IC开发领域的EDA工具介绍
EDA （Electronic Design Automation）即“电子设计自动化”，是指以计算机为工作平台，以EDA软件为开发环境，以硬件描述语言为设计语言，以可编程器件PLD为实验载体(包括CPLD、FPGA、EPLD等)，以集成电路芯片为目标器件的电子产品自动化设计过程。“工欲善其事，必先利其器”，因此，EDA工具在电子系统设计中所占的份量越 ...
可编程逻辑 华为 FPGA设计高级技巧Xilinx篇
随着HDL Hardware Description Language 硬件描述语言语言综合工具及其它相关工具的推广使广大设计工程师从以往烦琐的画原理图连线等工作解脱开来能够将工作重心转移到功能实现上极大地提高了工作效率任何事务都是一分为二的有利就有弊我们发现现在越来越多的工程师不关心自己的电路实现形式以为我只要将功能描述正确其 ...
可编程逻辑 Xilinx FPGA全局时钟资源的使用方法
目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...
可编程逻辑 高速电路传输线效应分析与处理
随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有一大部分甚至超过100MHZ。目前约80% 的设计的时钟频率超过50MHz，将近50% 以上的设计主频超过120MHz，有20%甚至超过500M。当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而 ...