搜索结果
找到约 1,582 项符合
并行激励 的查询结果
资料/手册 74LS165.pdf
英文描述： 8-Bit Parallel In/Serial Output Shift Registers
中文描述： 8位并行/串行输出移位寄存器
C/C++语言编程 msp430g2553的12864并行行显示
ccs5.1开发环境，msp430g2553平台的12864并行显示。
教程资料 用FPGA 实现基- 4FFT 算法
针对高速数字信号处理的要求,提出用FPGA 实现基- 4FFT 算法,并对其整体结构、蝶形单\\\\\\\\r\\\\\\\\n元进行了分析. 采用蝶算单元输入并行结构和同址运算,能同时提供蝶形运算所需的4 个操作\\\\\\\\r\\\\\\\\n数,具有最大的数据并行性,能提高处理速度 按照旋转因子存放规则,蝶形运算所需的3 个旋转\\\\\\\\r\\\\\\\\n因子 ...
教程资料 FPGA进行脉冲控制的多个源代码实例
pulse_sequence.vhd 并行脉冲控制器\r\nlight.vhd.vhd 交通脉冲控制器\r\ndivision1.vhd 电压脉冲控制器中的分频\r\nad.vhd 电压脉冲控制器中的A/D控制\r\ncode.vhd 电压脉冲控制器中的脉冲运算模块\r\nvoltage2.bdf 电压脉冲控制系统
教程资料 基于 MAXII 的CPLD 对mobil dram 的读写操作
基于 MAXII 的CPLD 对mobil dram 的读写操作，内带源码和测试激励文件
教程资料 基于 MAXII CPLD的对Compact_Flash的读写
基于 MAXII CPLD的对Compact_Flash的读写，擦出操作，内附测试激励文件
教程资料 在利用FPGA实现数字信号处理方面
在利用FPGA实现数字信号处理方面，分布式算法发挥着关键作用，与传统的乘积-积结构相比，具有并行处理的高效性特点。详细研究了基于FPGA、采用分布式算法实现FIR数字滤波器的原理和方法，并通过Xilinx ISE在Modelsim下进行了仿真。 ...
教程资料 USB、串口、并口是PC机和外设进行通讯的常用接口
USB、串口、并口是PC机和外设进行通讯的常用接口，但对于数据量大的图像来说，若利用串行RS-232协议进行数据采集，速度不能达到图像数据采集所需的要求；而用USB进行数据采集，虽能满足所需速度，但要求外设必须支持USB协议，而USB协议与常用工程软件的接口还不普及，给使用带来困难。有些用户为了利用标准并行口(SPP)进行 ...
教程资料 一种基于CPLD和多处理器结构的控制网络节点设计方案
节点是网络系统的基本控制单元，论文提出了一种基于CPLD和多处理器结构的控制网络节点设计方案，它能够提高单节点并行处理能力，其模块化结构增强了节点的可靠性。
教程资料 基于fpga的JPEG编解码器设计
基于fpga的JPEG编解码器设计，采用流水线优化解决时间并行性问题，提高DCT/IDCT模块的运行速度。