搜索结果
找到约 13,929 项符合
并行测试 的查询结果
按分类筛选
教程资料 一种基于FPGA 实现的全并行结构FFT 设计方法
一种基于FPGA 实现的全并行结构FFT 设计方法,采用全并行加流水结构, 可在一个时钟节拍内完成32 点FFT 运算的功能, 设计最高运算速度可达11ns
教程资料 CRC校验码并行计算的FPGA实现,PDF打开
CRC校验码并行计算的FPGA实现,PDF打开
教程资料 51加cpld测试程序
51加cpld测试程序,免费分享,大家觉得好,记得留言。
教程资料 基于Samsung2410平台的PCMCIA中的DMA测试程序和Wait程序
基于Samsung2410平台的PCMCIA中的DMA测试程序和Wait程序,还有经编译后的CPLD参数。
教程资料 基于FPGA的快速并行FFT及其在空间太阳望远镜图像锁定系统中的应用
基于FPGA的快速并行FFT及其在空间太阳望远镜图像锁定系统中的应用
教程资料 ACTEL A3P StartKit FPGA开发全套文挡(含测试源码)
ACTEL A3P StartKit FPGA开发全套文挡(含测试源码)
教程资料 控制面板程序设计-在控制面板上加一个测试组件
控制面板程序设计-在控制面板上加一个测试组件
教程资料 该项目在Keil下工作和在PROTEUS测试成功
该项目在Keil下工作和在PROTEUS测试成功。时钟是用微控制器和3個 2x7段LED 。
教程资料 DS18B20(已通过)测试
DS18B20(已通过)测试,并且有Proteus仿真程序和C源代码,请新手们下载
技术书籍 基于二叉树的时序电路测试序列设计
为了实现时序电路状态验证和故障检测,需要事先设计一个输入测试序列。基于二叉树节点和树枝的特性,建立时序电路状态二叉树,按照电路二叉树节点(状态)与树枝(输入)的层次逻辑关系,可以直观和便捷地设计出时序电路测试序列。用测试序列激励待测电路,可以验证电路是否具有全部预定状态,是否能够实现预定状态转换。 ...