搜索结果
找到约 26,859 项符合
干手器电路 的查询结果
其他嵌入式/单片机内容 工频正玄波的逆变器电路
工频正玄波的逆变器电路，成熟使用的方案，请用作设计参考，thx
VHDL/FPGA/Verilog 半整数分频器电路的VHDL源程序
半整数分频器电路的VHDL源程序，供大家学习和讨论。
其他 555定时器电路设计软件(转载) 555定时器电路设计软件(转载)
555定时器电路设计软件(转载)
555定时器电路设计软件(转载)
VHDL/FPGA/Verilog 微波炉定时器集成电路的设计 1、 控制状态机：工作状态状态转换。 2、 数据装入电路：根据控制信号选择定时时间、测试数据或完成信号的装入。 3、 定时器电路：负责完成烹调过程中的时间递减计
微波炉定时器集成电路的设计 1、 控制状态机：工作状态状态转换。
2、 数据装入电路：根据控制信号选择定时时间、测试数据或完成信号的装入。
3、 定时器电路：负责完成烹调过程中的时间递减计数和数据译码供给七段数码显示，同时还可以提供烹调完成时间的状态信号供控制状态机产生完成信号。 ...
其他 设计巧妙的数显抢答器电路-电子电路图站-电子家园-电路大全-电子制作-555电路-电子资料-电路原理图-开关电源电路-充电路电路
设计巧妙的数显抢答器电路-电子电路图站-电子家园-电路大全-电子制作-555电路-电子资料-电路原理图-开关电源电路-充电路电路
VHDL/FPGA/Verilog 用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波
用verilog设计密勒解码器
一、题目：
设计一个密勒解码器电路
二、输入信号：
1． DIN：输入数据
2． CLK：频率为2MHz的方波，占空比为50％
3． RESET：复位信号，低有效
三、输入信号说明：
输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK时钟；数据流是由A、B、C三种信号组成；
A：前8个时钟保持“1”， ...
通讯编程文档 几款成熟的逆变器电路.几款成熟的逆变器电路
几款成熟的逆变器电路.几款成熟的逆变器电路
嵌入式/单片机编程 此电路为计时器电路设计原理图
此电路为计时器电路设计原理图，学习交流中
微处理器开发 通用的ATMEL编程器电路
通用的ATMEL编程器电路，可以和AVR的开发环境使用
嵌入式/单片机编程 （原创）高精度计时器电路原理图。采用AT89S52加DP8573
（原创）高精度计时器电路原理图。采用AT89S52加DP8573，实现两个功能：带掉电保持功能的日历时钟、由外部开关信号触发的高精度计时。