搜索结果

找到约 26,859 项符合 干手器电路 的查询结果

文章/文档 用于智力竞赛的抢答计时器系统辅助时序控制电路部分设计.doc

用于智力竞赛的抢答计时器系统辅助时序控制电路部分设计.doc
https://www.eeworm.com/dl/652/218211.html
下载: 24
查看: 1035

其他书籍 三个IC模拟单元电路的SPICE程序和SPICE代码: 1. 电压比较器.2.环形振荡器.3.占空比点4的振荡器.

三个IC模拟单元电路的SPICE程序和SPICE代码: 1. 电压比较器.2.环形振荡器.3.占空比点4的振荡器.
https://www.eeworm.com/dl/542/220077.html
下载: 173
查看: 1079

单片机开发 TLC549是一种采用8位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、8位A/D转换器、数据寄存器以及控制逻辑电路。TLC549每25uS重复一次“输入—转换—输出”。器件有两个控制输

TLC549是一种采用8位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、8位A/D转换器、数据寄存器以及控制逻辑电路。TLC549每25uS重复一次“输入—转换—输出”。器件有两个控制输入:I/O CLOCK和片选(CS)。 内部系统时钟和I/O CLOCK可独立使用。应用电路的设计只需利用I/O时钟启动转换或读出转换结果。当CS为 ...
https://www.eeworm.com/dl/648/226044.html
下载: 94
查看: 1181

单片机开发 LTC1446是一种采用12位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、12位A/D转换器、数据寄存器以及控制逻辑电路。LTC1446每25uS重复一次“输入——转换——输出”。器件

LTC1446是一种采用12位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、12位A/D转换器、数据寄存器以及控制逻辑电路。LTC1446每25uS重复一次“输入——转换——输出”。器件有两个控制输入:DIN CLK和片选(CS)。 内部系统时钟和DIN CLK可独立使用。应用电路的设计只需利用时钟启动转换或读出转换结果。当CS为 ...
https://www.eeworm.com/dl/648/226047.html
下载: 124
查看: 1208

其他嵌入式/单片机内容 滤波器和衰减器的电路设计

滤波器和衰减器的电路设计
https://www.eeworm.com/dl/687/236363.html
下载: 181
查看: 1028

文件格式 51仿真器的说明和电路,在毕业的时候自己做了一个仿真器

51仿真器的说明和电路,在毕业的时候自己做了一个仿真器
https://www.eeworm.com/dl/639/238850.html
下载: 91
查看: 1033

系统设计方案 提出应采取合理设置光电隔离电路、隔离光电耦合器两侧的电源、设置必需的上拉电阻、总线阻抗匹配、增加抗干扰等措施

提出应采取合理设置光电隔离电路、隔离光电耦合器两侧的电源、设置必需的上拉电阻、总线阻抗匹配、增加抗干扰等措施,提高了CAN 总线接口电路的可靠性与安全性。
https://www.eeworm.com/dl/678/239257.html
下载: 127
查看: 1152

其他 由寄存器,全加器,移位寄存器,计数器,触发器和门电路构成补码一位除法器,将开关设定的补码形式出现的除数,被除数存入相应寄存器中.能用单脉冲按步演示运算全过程.

由寄存器,全加器,移位寄存器,计数器,触发器和门电路构成补码一位除法器,将开关设定的补码形式出现的除数,被除数存入相应寄存器中.能用单脉冲按步演示运算全过程.
https://www.eeworm.com/dl/534/243899.html
下载: 26
查看: 1317

单片机开发 单片机无线串行接口电路的设计:介绍一种采用MICRF102单片发射器芯片、MICRF007单片接收器芯片构成的单片机无线串行接口电路。

单片机无线串行接口电路的设计:介绍一种采用MICRF102单片发射器芯片、MICRF007单片接收器芯片构成的单片机无线串行接口电路。
https://www.eeworm.com/dl/648/247040.html
下载: 199
查看: 1094

RFID编程 DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K

DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低. ...
https://www.eeworm.com/dl/697/248673.html
下载: 199
查看: 1343