搜索结果
找到约 4,263 项符合
幅频均衡 的查询结果
VHDL/FPGA/Verilog 3倍频实用稳定算法的VHDL实现(XILINX CPLD)
3倍频实用稳定算法的VHDL实现(XILINX CPLD)
matlab例程 MATLAB时频分析工具箱
MATLAB时频分析工具箱,内容包括:时频分析工具箱和其中函数的应用的具体实例
matlab例程 调频信号的时-频分析 针对时变信号有很好的效果
调频信号的时-频分析 针对时变信号有很好的效果
matlab例程 本程序在MATLAB环境下仿真了基于宽带信号的通道均衡的FIR算法
本程序在MATLAB环境下仿真了基于宽带信号的通道均衡的FIR算法,给出了利用FIR均衡后的效果。
其他 如何给时钟倍频或者分频
如何给时钟倍频或者分频,以及altera提供的IP核使用方法
通讯/手机编程 使用matlab编写的仿真带多普勒频移的单信道模型
使用matlab编写的仿真带多普勒频移的单信道模型
书籍源码 基于二阶或更高阶统计方法的MIMO系统频域盲辨识
基于二阶或更高阶统计方法的MIMO系统频域盲辨识
交通/航空行业 复数计算,实现复数的加减乘除,求模,求主幅角,求共轭等功能
复数计算,实现复数的加减乘除,求模,求主幅角,求共轭等功能
RFID编程 DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成.
整个系统的中心频率(即signal_in和signal_out的码速率的2倍)
为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低. ...
嵌入式/单片机编程 CC2420 2.4G射频芯片资料
CC2420 2.4G射频芯片资料,支持ZIGBEE协议开发