搜索结果

找到约 17,759 项符合 差分电路 的查询结果

开发工具 NE555电路智能设计软件下载

附件为NE555电路智能设计软件,是以NE555芯片为核心,设计出不同的智能控制电路的软件。 NE555为8脚时基集成电路, 各脚主要功能(集成块图在下面) 1地GND 2触发 3输出 4复位 5控制电压 6门限(阈值) 7放电 8电源电压Vcc 应用十分广泛,可装如下几种电路: 1。单稳类电路作用: 定延时,消抖动,分(倍) ...
https://www.eeworm.com/dl/550/37585.html
下载: 65
查看: 1034

可编程逻辑 一种用EPROM实现的天线方位比较电路

本文介绍了实现天线方位码可停在任意角度的实际电路设计,该设计采用数值大小比较器比较模拟天线方位与EPROM全译码送出的二进制数据(即利用拨码开关设定的数据作为控制输入的角度)。当需要比较的数据达到一致时,便控制了模拟天线即555振荡器脉冲到分频计数器的输入,分频计数器停止计数,天线停在拨码开关设定的角度,这 ...
https://www.eeworm.com/dl/kbcluoji/40381.html
下载: 61
查看: 1032

数学计算 本书共分6篇

本书共分6篇,第1篇统计学基础知识与SAS软件应用技巧,介绍了统计学的基本概念和学习方法、试验设计入门、统计描述、SAS软件应用入门、编写SAS实用程序的技巧、单变量统计分析和利用SAS/GRAPH模块绘制常用统计图的方法。第2篇试验设计与定量资料的统计分析,介绍了与t检验、非参数检验和各种方差分析有关的试 ...
https://www.eeworm.com/dl/641/127738.html
下载: 39
查看: 1075

数据结构 含并、交和差运算的集合类型试验报告

含并、交和差运算的集合类型试验报告,这个报告是做计算机试验的标准样式,分为了7个模块。
https://www.eeworm.com/dl/654/135265.html
下载: 127
查看: 1097

VHDL/FPGA/Verilog 在数字电路中

在数字电路中,常需要对较高频率的时钟进行分频操作,得到较低频率的时钟信号。我们知道,在硬件电路设计中时钟信号时非常重要的。
https://www.eeworm.com/dl/663/143692.html
下载: 196
查看: 1020

单片机开发 动态扫描显示接口 动态扫描显示接口是单片机中应用最为广泛的一种显示方式之一。其接口电路是把所有显示器的8个笔划段a-h同名端连在一起

动态扫描显示接口 动态扫描显示接口是单片机中应用最为广泛的一种显示方式之一。其接口电路是把所有显示器的8个笔划段a-h同名端连在一起,而每一个显示器的公共极COM是各自独立地受I/O线控制。CPU向字段输出口送出字形码时,所有显示器接收到相同的字形码,但究竟是那个显示器亮,则取决于COM端,而这一端是由I/O控制的, ...
https://www.eeworm.com/dl/648/160128.html
下载: 27
查看: 1077

其他 介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计

介绍了基于FPGA的多功能计程车计价器的电路设计。该设计采用了可编程逻辑器件FPGA的ASIC设计,并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上编程实现了整个系统的控制部分,整个自动控制系统由四个模块构成:秒分频模块、控制模块、计量模块和译码显示模块。该设计不仅仅实现了显示计程车 ...
https://www.eeworm.com/dl/534/172531.html
下载: 198
查看: 1068

VHDL/FPGA/Verilog 一个在spantan3上实现的24路分频VHDL程序

一个在spantan3上实现的24路分频VHDL程序,实现方法简单,并且在硬件电路上跑过,可以直接使用。可以进一步修改成PWM程序。
https://www.eeworm.com/dl/663/183952.html
下载: 43
查看: 1045

汇编语言 乒乓球游戏机实验报告实验人: 大火虎设计课题: 用VHDL设计一个乒乓球游戏机,用开关来摸拟球手及裁判,用LED来模拟乒乓球,采用每局十一球赛制,比分由七段显示器显示. 设计思路: 采用按功能分块,将

乒乓球游戏机实验报告实验人: 大火虎设计课题: 用VHDL设计一个乒乓球游戏机,用开关来摸拟球手及裁判,用LED来模拟乒乓球,采用每局十一球赛制,比分由七段显示器显示. 设计思路: 采用按功能分块,将整个电路分成若干子程序,利用不同的子程序来实现记分,显示,键盘控制。设计过程: 1) 对4MHZ信号进行分频,得到所需的1HZ,及 ...
https://www.eeworm.com/dl/644/188351.html
下载: 51
查看: 1346

VHDL/FPGA/Verilog 在数字电路中

在数字电路中,常需要对较高频率的时钟进行分频操作,得到较低频率的时钟信号。我们知道,在硬件电路设计中时钟信号是最重要的信号之一。 下面我们介绍分频器的 VHDL 描述,在源代码中完成对时钟信号 CLK 的 2 分频, 4 分频, 8 分频, 16 分频。 这也是最简单的分频电路,只需要一个计数器即可。 ...
https://www.eeworm.com/dl/663/188453.html
下载: 114
查看: 1022