搜索结果
找到约 14,965 项符合
工控接口 的查询结果
按分类筛选
教程资料 基于FPGA的GPIB接口IP核的研究与设计
基于FPGA的GPIB接口IP核的研究与设计
教程资料 基于Altera 28nm FPGA的100-Gbit OTN复用转发器解决方案
100-Gb光传送网（OTN）复用转发器
a. 提供连续数据范围在600 Mbps到14.1 Gbps之间的串行收发器，通过使用方便的部分重新配置功能支持多标准客户侧接口；
b. 44个独立发送时钟域，提高了时钟灵活性；
c. 收发器集成电信号散射补偿（EDC）功能，可直接驱动光模块（SFP+、SFP、QSFP、CFP）；
d. ...
教程资料 基于NiosII软核处理器的步进电机接口设计
    NiosII软核处理器是Altera公司开发，基于FPGA操作平台使用的一款高速处理器，为了适应高速运动图像采集，提出了一种基于NiosII软核处理的步进电机接口设计，使用verilog HDL语言完成该接口设计，最后通过QuartusII软件，给出了实验仿真结果。
...
教程资料 FPGA与ADC数字数据输出的接口
现场可编程门阵列（FPGA）与模数转换器（ADC）数字数据输出的接口是一项常见的工程设计挑战。此外，ADC使用多种多样的数字数据样式和标准，使这项挑战更加复杂。本资料将告诉您有关在高速数据转换器实现方案中使用LVDS的应用诀窍和技巧。
...
教程资料 用FPGA实现RS485通信接口芯片
在点对多点主从通信系统中,需要合适的接口形式和通信协议实现主站与各从站的信息交换。RS -485 接口是适合这种需求的一种标准接口形式。当选择主从多点同步通信方式时,工作过程与帧格式符合HDLC/SDLC协议。介绍了采用VHDL 语言在FPGA 上实现的以HDLC/ SDLC 协议控制为基础的RS - 485 通信接口芯片。实验表明,这种接口芯片 ...
教程资料 WP370 -采用智能时钟门控技术降低动态开关功耗
 
赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计，既无需在设计流程中添加更多新的工具或步骤，又不会改变现有逻辑或时钟，从而避免设计修改。此外，在大多数情况下 ...
教程资料 基于FPGA的多通道HDLC通信系统设计与实现
为了满足某测控平台的设计要求，设计并实现了基于FPGA的六通道HDLC并行通信系统。该系统以FPGA为核心，包括FPGA、DSP、485转换接口等部分。给出了系统的电路设计、关键模块及软件流程图。测试结果表明，系统通讯速度为1 Mb/s，并且工作稳定，目前该设计已经成功应用于某样机中。 ...
教程资料 采用高速串行收发器Rocket I/O实现数据率为2.5 G
摘要: 串行传输技术具有更高的传输速率和更低的设计成本, 已成为业界首选, 被广泛应用于高速通信领域。提出了一种新的高速串行传输接口的设计方案, 改进了Aurora 协议数据帧格式定义的弊端, 并采用高速串行收发器Rocket I/O, 实现数据率为2.5 Gbps的高速串行传输。关键词: 高速串行传输; Rocket I/O; Aurora 协议
为促使FPG ...
教程资料 基于FPGA的高速串行传输接口研究与实现
摘 要:介绍了FPGA最新一代器件Virtex25上的高速串行收发器RocketIO。基于ML505开发平台构建了一个高速串行数据传输系统,重点说明了该系统采用RocketIO实现1. 25Gbp s高速串行传输的设计方案。实现并验证了采用FPGA完成千兆串行传输的功能目标,为后续采用FPGA实现各种高速协议奠定了良好的基础。关键词: FPGA;高速串行传输; ...
教程资料 USB接口控制器参考设计,xilinx提供VHDL代码 us
USB接口控制器参考设计,xilinx提供VHDL代码 usb xilinx vhdl
;  This program is free software; you can redistribute it and/or modify
;  it under the terms of the GNU General Public License as published by
;  the Free Software Foundation; either version 2 of the License, or
;  ...