搜索：层叠结构 - 虫虫下载站

DSP编程  DSP芯片TMS320C54X硬件结构讲解PPT

是了解TMS320C54X硬件结构的绝佳资料

https://www.eeworm.com/dl/516/31979.html

下载: 104

查看: 1063

教程资料  FPGA门级结构及其时序基础

基础结构

https://www.eeworm.com/dl/fpga/doc/32132.html

下载: 169

查看: 1048

教程资料  高级FPGA设计结构、实现和优化

　　高级FPGA设计结构、实现和优化　　作者：（美）克里兹著，孟宪元译；出版社：机械工程出版社　　学FPGA不一定需要开发板，自己学会modelsim仿真、写testbench，用PC机仿真就能有不少长进。这些都看完，剩下的就靠做项目自己领悟，再加上高手指点。　　《高级FPGA设计：结构、实现也优化》以FPGA设计为主题， ...

https://www.eeworm.com/dl/fpga/doc/32255.html

下载: 192

查看: 1064

教程资料  NIOS整体开发结构基础经典

NIOS整体开发结构基础经典

https://www.eeworm.com/dl/fpga/doc/32258.html

下载: 61

查看: 1055

教程资料  PLC电梯控制系统的设计和检测

　　摘要：随着微电子技术和计算机技术的迅速发展，PLC（即可编程控制器）在工业控制领域内得到十分广泛地应用。PLC是一种基于数字计算机技术、专为在工业环境下应用而设计的电子控制装置，它采用可编程序的存储器，用来存储用户指令，通过数字或模拟的输入/输出，完成一系列逻辑、顺序、定时、记数、运算等确定的功能， ...

https://www.eeworm.com/dl/fpga/doc/32398.html

下载: 141

查看: 1069

教程资料  FPGA的基本结构

首先得掌握FPGA的芯片结构

https://www.eeworm.com/dl/fpga/doc/32587.html

下载: 198

查看: 1084

教程资料  Xilinx FPGA全局时钟资源的使用方法

目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...

https://www.eeworm.com/dl/fpga/doc/32677.html

下载: 44

查看: 1164

我采用XC4VSX35或XC4VLX25 FPGA来连接DDR2 SODIMM和元件。SODIMM内存条选用MT16HTS51264HY-667(4GB)，分立器件选用8片MT47H512M8。设计目标：当客户使用内存条时，8片分立器件不焊接；当使用直接贴片分立内存颗粒时，SODIMM内存条不安装。请问专家：1、在设计中，先用Xilinx MIG工具生成DDR2的Core后，管脚约束文件是否还可 ...

https://www.eeworm.com/dl/fpga/doc/32710.html

下载: 153

查看: 1104

通信网络  非结构型点对点网络下的拓扑调整算法研究

在非结构型点对点网络中增加节点时，造成的拓扑失衡问题会导致信息发送延迟时间和跳跃次数的增加。提出了面向分布式的拓朴改进方法，阐述了关键技术部分。通过模拟实验表明，该方法可以有效降低网络的跳跃次数与网络等待时间，满足了实际环境中实时处理的需要。 ...

https://www.eeworm.com/dl/564/32784.html

下载: 104

查看: 1063

通信网络  zigbee协议栈各层分析

对协议栈的各层分析

https://www.eeworm.com/dl/564/32806.html

下载: 65

查看: 1019

搜索结果

按分类筛选