搜索结果
找到约 8,562 项符合
小数分频 的查询结果
按分类筛选
VHDL/FPGA/Verilog 奇数分频和倍频
奇数分频和倍频，只需修改参数就可以实现较难得基数分频和倍频
其他 如何给时钟倍频或者分频
如何给时钟倍频或者分频，以及altera提供的IP核使用方法
RFID编程 DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K
DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成.
整个系统的中心频率(即signal_in和signal_out的码速率的2倍)
为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低. ...
中间件编程 使用verilog编写分频器
使用verilog编写分频器，包括奇分频和偶分频，可以进行任意奇偶分频
VHDL/FPGA/Verilog CPLD_EPM7064程序,运用计数器实现的分频程序,VHDL
CPLD_EPM7064程序,运用计数器实现的分频程序,VHDL
其他 任意整数分频器的vhdl源程序,放心使用. 无版权问题,欢迎copy.
任意整数分频器的vhdl源程序,放心使用.
无版权问题,欢迎copy.
VHDL/FPGA/Verilog 分频器
分频器，自己尝试编辑的，20和40分频，可以
嵌入式/单片机编程 基于fpga和sopc的用VHDL语言编写的EDA数控分频器
基于fpga和sopc的用VHDL语言编写的EDA数控分频器
VHDL/FPGA/Verilog 基于vhdl的数控分频器设计的源代码及仿真
基于vhdl的数控分频器设计的源代码及仿真
VHDL/FPGA/Verilog VHDL任意整数分频程序
VHDL任意整数分频程序，只要讲n换成需要的数字就可以了！