搜索结果
找到约 23,624 项符合
小数分频器 的查询结果
按分类筛选
单片机编程 dsPIC30F看门狗定时器和低功耗模式
本章介绍dsPIC30F器件系列的看门狗定时器(WDT)和低功耗模式。dsPIC DSC 器件有两种低功耗模式,可以通过执行PWRSAV指令进入:• 休眠模式:CPU、系统时钟源和任何依靠系统时钟源工作的外设都被禁止。这是器件的最低功耗模式。• 空闲模式:CPU 被禁止,但是系统时钟源继续工作。外设继续工作,但可以有选择地禁 ...
单片机编程 看门狗定时器 看门狗休眠模式
在正常操作期间,一次WDT 超时溢出将产生一次器件复位。如果器件处于休眠状态,一次WDT超时溢出将唤醒器件,使其继续正常操作(即称作WDT 唤醒)。对WDTE 设置位清零可以永久性地关闭WDT。后分频器分配完全是由软件控制,即它可在程序执行期间随时更改。在例26-1 中,如果需要的预分频值不是1:1,就不需要对OPTION_REG 寄存 ...
教程资料 Verilog_实现任意占空比、任意分频的方法
Verilog_实现任意占空比、任意分频的方法
教程资料 利用Verilog_HDL实现基于FPGA的分频方法
利用Verilog_HDL实现基于FPGA的分频方法
教程资料 简单分频时序逻辑分频电路设计
简单分频时序逻辑电路设计分频电路,有图,有代码
通信网络 W波段宽带倍频器的设计与仿真
本文介绍了一种由低次级联形式构成的W波段宽带六倍频器。输入信号先经过MMIC得到二倍频,再由反向并联二极管对平衡结构实现宽带三倍频,从而将Ku波段信号六倍频到W波段。该倍频器的输入端口为玻璃绝缘子同轴转换接头,输出为 WR-10 标准矩形波导结构。仿真结果表明当输入信号功率为20dBm时,三倍频器在整个W波段的输出三次 ...
可编程逻辑 利用Verilog_HDL实现基于FPGA的分频方法
利用Verilog_HDL实现基于FPGA的分频方法
可编程逻辑 Verilog_实现任意占空比、任意分频的方法
Verilog_实现任意占空比、任意分频的方法
可编程逻辑 简单分频时序逻辑分频电路设计
简单分频时序逻辑电路设计分频电路,有图,有代码
文章/文档 数字式计时器一般都由震荡器
数字式计时器一般都由震荡器,分频器,译码器及显示几部分组成。其中震荡器和分频器组成标准秒信号发生器,接成各种不同进制的计数器组成计时系统,译码器,显示器组成显示系统,另外一些组合电路组成校时调节系统。