搜索结果
找到约 345,325 项符合
将来自不同系统的信息集成到一个解决方案中。 的查询结果
系统设计方案 介绍了利用S3C4510BuClinux实现网络化数据采集和传输。采取合理任务分配策略保证了系统的实时性要求,并将网络数据传输率需求控制在应用需求范围内.
介绍了利用S3C4510BuClinux实现网络化数据采集和传输。采取合理任务分配策略保证了系统的实时性要求,并将网络数据传输率需求控制在应用需求范围内.
Java书籍 javascript 的教程 JScript 语言参考 这些方便实用的信息将帮助您了解 JScript 的各个部分。
javascript 的教程
JScript 语言参考
这些方便实用的信息将帮助您了解 JScript 的各个部分。
通讯编程文档 Craft不等式（中文介绍）。讨论识别抽象实体的信息能多快得传送到输出端。
Craft不等式（中文介绍）。讨论识别抽象实体的信息能多快得传送到输出端。
其他书籍 DSP开发时有关TMS320C5000系列的用户指导.包含编译器,源码调试系统,汇编语言工具,涉及到总线,CPU,指令集的参考资料教程。
DSP开发时有关TMS320C5000系列的用户指导.包含编译器,源码调试系统,汇编语言工具,涉及到总线,CPU,指令集的参考资料教程。
VHDL/FPGA/Verilog 用VHDL硬件描述语言开发的miniUART接口IP Core,用户可以将其嵌入到自己的FPGA模块中。
用VHDL硬件描述语言开发的miniUART接口IP Core,用户可以将其嵌入到自己的FPGA模块中。
加密解密 AES 是一种使用安全码进行信息加密的标准。 它支持 128 位、192 位和 256 位长度的密匙。 加密算法的实现在 ElAES.pas 单元中。 本人将其加密方法封装在 AES.pas
AES 是一种使用安全码进行信息加密的标准。
它支持 128 位、192 位和 256 位长度的密匙。
加密算法的实现在 ElAES.pas 单元中。
本人将其加密方法封装在 AES.pas 单元中，
只需要调用两个标准函数就可以完成字符串的加密和解密。 ...
VHDL/FPGA/Verilog 同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。 系统以同步信号开始连续发送四个字节
同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。
系统以同步信号开始连续发送四个字节，在发送中出现5个1时插入一个0，在四个数据发送结束而下一次同步没有开始之前，发送7FH，这时中间不需要插入零 ...
VHDL/FPGA/Verilog 同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。 系统以同步信号开始连续发送四个字节
同步串行数据发送电路SSDT的基本功能是将并行数据转换成串行数据并进行同步发送。系统写入和读出时序完全兼容Intel8086时序。
系统以同步信号开始连续发送四个字节，在发送中出现5个1时插入一个0，在四个数据发送结束而下一次同步没有开始之前，发送7FH，这时中间不需要插入零 ...
SQL Server 基于Visual Basic的医院管理信息系统的设计与实现
基于Visual Basic的医院管理信息系统的设计与实现
其他 实现进程的管道通信。用系统调用pipe( )建立一管道
实现进程的管道通信。用系统调用pipe( )建立一管道，二个子进程P1和P2分别向管道各写一句话：
Child 1 is sending a message!
Child 2 is sending a message!
父进程从管道中读出二个来自子进程的信息并显示（要求先接收P1，后P2）。